| 摘要 |
SISTEMA DE REDUCCION DE FLUCTUACIONES DE FASE EN DEMULTIPLEXORES DIGITALES. COMPUESTO POR UN SUBCONJUNTO DE ESCRITURA-LECTURA ELASTICA DE MEMORIA (EM, WP, WA, RP, RA), CUYO RELOJ DE LECTURA (RCK) VARIA SU FRECUENCIA CON LA SEÑAL OBTENIDO POR UN DETECTOR DE FASE (PHC) EN FUNCION DE LA DIFERENCIA TEMPORAL EN QUE DOS PUNTEROS, DE LECTURA (RP) Y ESCRITURA (WP) TOMAN RESPECTIVAMENTE UNOS VALORES DE REFERENCIA. CUANDO EL INSTANTE EN QUE EL PUNTERO DE ESCRITURA (WP) TOMA EL VALOR DE REFERENCIA DE ESCRITURA SE ADELANTA O ATRASA UN CICLO DE RELOJ DE ESCRITURA (WCK), CON RESPECTO A PERIODOS ANTERIORES, DICHA REFERENCIA SE INCREMENTA O DECREMENTO EL MISMO NUMERO DE UNIDADES, DE FORMA QUE NO SE MODIFICA LA COMPONENTE CONTINUA DE LA SEÑAL DE SALIDA DEL DETECTOR DE FASE (PHC) DE FORMA BRUSCA; SINO QUE GRADUALMENTE Y MEDIANTE FRACCIONES DE LA REFERENCIA DE LECTURA, ESTA SE INCREMENTA O SE DECREMENTO PARA PRODUCIR UNA VARIACION SUAVE DE LA FRECUENCIA DEL RELOJ DE LECTURA (RCK) QUE COMPENSA LAS DIFERENCIASDE FLUJOS NETOS DE ENTRADA Y SALIDA DE DATOS DE LA MEMORIA ELASTICA (EM).
|
