| 主权项 |
1. 一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之活性领域上形成闸极绝缘膜之过程;(b) 在上述闸极绝缘膜上实施氧氮化处理之过程;及(c) 在上述氧氮化处理过程后,为了在上述半导体基板由形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制层而在上述半导体基板中导入不纯物之过程。2. 一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之活性领域上形成闸极绝缘膜之过程;(b) 在上述闸极绝缘膜上实施氧氮化处理之过程;(c) 在上述氧氮化处理过程后,为了在上述半导体基板内形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制而在上述半导体基板中导入不纯物之过程;及(d) 在上述氧氮化处理过程后,为了在上述半导体基板内形成设定及控制上述n通道型MIS电晶体之阈値电压之第2阈値电压控制而层在上述半导体基板中导入不纯物之过程。3. 一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之元件形成领域内形成限定活性领域之元件分离部之过程;(b) 在上述半导体基板内形成P阱领域之过程;(c) 在上述半导体基板内形成n阱领域之过程;(d) 在上述P阱领域及上述n阱领域之形成过程后,于上述半导体基板之活性领域上形成闸极绝缘膜之过程;(e) 在上述闸极绝缘膜上实施氧氮化处理之过程;(f) 在上述氧氮化处理过程后,于上述半导体基板上淀积闸极用第1导体膜之过程;(g) 在上述第1导体膜淀积过程后,为了在上述n阱领域内形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制层而在上述半导体基板中导入不纯物之过程;(h) 在上述第1导体膜淀积过程后,为了在上述P阱领域内形成设定及控制上述n通道型MIS电晶体之阈値电压之第2阈値电压控制层而在上述半导体基板中导入不纯物之过程;(i) 在形成上述第1阈値电压控制层之不纯物导入过程及形成上述第2阈値电压控制层之不纯物导入过程后,于上述第1导体膜上淀积闸极形成用第2导体膜之过程;及(j) 形成上述第1导体膜及上述第2导体膜型而形成上述P通道型MIS电晶体闸极之过程。4. 一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 一半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(b) 在上述闸极绝缘膜上实施氧氮化处理之过程;(c) 在上述氧氮化处理过程后,于上述半导体基板内形成P阱领域之过程;(d) 在上述氧氮化处理过程后,于上述半导体基板内形成n阱领域之过程;(e) 在上述氧氮化处理过程后,为了在上述n阱领域内形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制层而在上述半导体基板中导入不纯物之过程;及(f) 在上述氧氮化处理过程后,为了在上述P阱领域内形成设定及控制上述n通道型MIS电晶体阈値电压之第2阈値电压控制层而于上述半导体基板中导入不纯物之过程。5. 一种在半导体基板上具有P通道型MISFET电晶体及n通道型MISFET之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之元件形成领域内形成限定活性领域之元件分离部之过程;(b) 在上述半导体基板之活性领域上形成闸极绝缘膜之过程;(c) 在上述闸极绝缘膜上实施氧氮化处理之过程;(d) 在上述氧氮化处理过程后,于上述半导体基板上淀积闸极电极型成用第1导体膜之过程;(e) 在上述第1导体膜淀积过程后,于上述半导体基板内形成P阱领域之过程;(f) 在上述第1导体膜淀积过程后,于上述半导体基板内形成n阱领域之过程;(g) 在上述第1导体膜淀积过程后,为了在上述n阱领域内形成设定及控制上述P通道型MIS电晶体之阈値电压之第1値电压控制层而在上述半导体基板中导入不纯物之过程;(h) 在上述第1导体膜淀积过程后,为了在上述P阱内形成设定及控制上述n通道型MIS电晶体之阈値之第2阈电压控制层而在上述半导体基板中导入不纯物之过程;(i) 在形成上述第1阈値电压控制层之不纯物导入过程及形成上述第2阈値电压控制层之不纯物导入过程后,于上述第1导体膜上淀积形成闸极第2导体膜之过程;及(j) 形成上述第1导体膜及上述第2导体膜之图型而形成上述P通道型MIS电晶体及上述n通道型MIS电晶体之闸极之过程。6. 一种在半导体基板上具有P通道型MIS电晶体及n型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之活性领域上形成闸极绝缘膜之过程;(b) 在上述闸极绝缘膜上实施氧氮化处理之过程;(c) 在上述氧氮化处理过程后,为了形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制层而在上述半导体基板中导入不纯物之过程;及(d) 在上述氧氮化处理过程后,为了在上述半导体基板内形成n阱领域而在上述半导体基板中导入不纯物之过程,上述第1阈値电压控制层系形成上述n阱领域内。7.一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置之制造方法,其特征为包括:(a) 在上述半导体基板之元件形成领域内形成限定活性领域之元件分离部之过程;(b) 在上述半导体基板内形成P阱领域之过程;(c) 为了在上述P阱领域内形成设定及控制上述n通型MIS电晶体之阈値电压之第2阈値电压控制层而在上述半导体基板中导入不纯物之过程;(d) 在形成上述P阱领域及上述第2阈値电压控制层之入不纯物导过程后,于上述半导体基板之活性领域上形成闸极绝缘膜之过程;(e) 在上述闸极绝缘膜上实施氧氮化处理之过程;(f) 在上述氧氮化处理过程后,于上述半导体基板上淀积闸极形成用第1导体膜之过程;(g) 在上述第1导体膜淀积过程后,于上述半导体基板内形成n阱领域之过程;(h) 在上述氧氮化处理后,为了在上述n阱领域内形成设定及控制上述P通道型MIS电晶体之阈値电压之第1阈値电压控制层而在上述半导体基板中导入不纯物之过程;(i) 在形成上述1阈値电压控制层之不纯物导入过程后,于上述第1导体膜上淀积闸极形成用第2导体之过程;及(j) 形成上述第1导体膜及上述第2导体之图型而形成上述P通道型MIS电晶体及上述n通道型MIS电晶体之闸极之过程。8. 如申请专利范围第1.2.3.4.5.6.或7项之方法,其中上述半导体基板系由矽单结晶所构成,上述第1导体膜及上述第2导体膜系由层叠多结晶矽,氧化矽,高融点金属,或至少其中之2种膜而构成之层叠膜所制成。9. 一种具有MIS电晶体之半导体积体电路体置之制造方法,其特征为包括:(a) 在上述半导体基板之活性领域上形成闸极绝缘膜之过程;(b) 在上述闸极绝缘膜上实施氧氮化处理之过程;及(c) 在上述氧氮化处理过程后,为了在上述半导体基板内形成设定及控制上述MIS电晶体之阈値电压之第1阈値电压控制层而利用离子注入法在上述半导体基板中注入不纯物之过程。10. 如申请专利范围第9项之方法,其中在上述氧氮化处理时之热处理温度高于上述闸极绝缘膜形成过程时之热处理温度。11. 如申请专利范围第10项之方法,其中上述闸极绝缘膜之厚度为100@fc(1.frch)8以下。12. 如申请专利范围第11项之方法,其中又包括在形成上述阈値电压控制层之离子注入过程之后,形成上述MIS电晶体之闸极之过程。13. 如申请专利范围第9项之方法,其中又包括:(a) 在上述氧氮化处理过程之后,形成上述第1阈値电压控制层之离子注入过程之前,在上述半导体基板上淀积闸极形成用第1导体膜之过程;(b) 在形成上述1阈値电压控制层之离子注入过程后,于上述第1导体膜上淀积闸极形成用第2导体膜之过程;及(c) 形成上述第1导体膜及上述第2导体膜之图型而形成上述MIS电晶体闸极之过程。14. 如申请专利范围第13项之方法,其中在形成上述第1阈値电压控制层之离子注入过程之后,实施温度低于上述氧氮化处理时之热处理温度之热处理。15. 如申请专利范围第9项之方法,其中又包括:(a) 在上述闸极绝缘膜形成过程之前,形成在上述半导体基板之元件形成域内限定活性领域之元件分离部之过程;及(b) 在上述氧氮化处理过程之后,为了在上述半导体基板内形成第1阱领域而利用离子注入法在上述半导体基板中导入不纯物之过程,上述第1阈値电压控制层系形成在上述第1阱领域内。16. 如申请专利范围第15项之方法,其中在形成上述第1阈値电压控制层之离子注入过程之后实施温度于上述氧氮化处理时之热处理度之热处理。17. 如申请专利范围第15项之方法,其中形成上述第1阈値电压控制层之离子注入过程及形成上述第1阱领域之离子注入过程系使用相同掩罩进行。18. 如申请专利范围第17项之方法,其中又包括:(a) 在形成上述元件分离部之过程后,为了在上述半导体基板内形成第2阱领域,利用离子注入法在上述半导体基板中导入不纯物之过程;及(b) 在形成上述元件分离部之过程之后,于形成设定及控制上述MIS电晶体之阈値电压之第2阈値电压控制层之离子注入过程后,形成上述闸极绝缘膜之过程,上述第1阱领域为n阱领域,上述第2阱领域为P阱领域,以相同掩罩进行形成上述第1阈値电压控制层之离子注入过程,及形成上述第1阱领域之离子注入过程,而使用相同之掩罩进行形成上述第2阈値电压控制层之离子注入过程,及形成上述第2阱领域之离子注入过程。19. 如申请专利范围第12项之方法,其中上述闸极之闸长度为0.3(以下。20. 一种在半导体基板上具有P通道型MIS电晶体及n通道型MIS电晶体之半导体积体电路装置,其特征为:上述P通道型MIS电晶体及上述n通道型MIS电晶体分别包括(a)将形成于上述半导体基板上之氧化膜予以氧氮化处理而成之闸极绝缘膜(b) 经由淀积于上述闸极绝缘膜上之闸极形成用第1导体膜在半导体基板中导一定之不纯物之阈値电压控制层;及(c) 在上述第1导体膜层叠第2导体膜而构成之双层构造之闸极。图示简单说明:第1图为本发明一实施例之半导体积体电路装置之要部断面图;第2图为第1图所示半导体积体电路装置之制程之流程图;第3图为第1图所示半导体积体电路装置之制程中之要部断面图;第4图为第1图所示半导体积体电路装置之第3图后之制程中之要部断面图;第5图为第1图所示半导体积体电路装置之第4图后之制程中之要部断面图;第6图为第1图所示半导体积体电路装置之第5图后之制程中之要部断面图;第7图为第1图所示半导体积体电路装置之第6图后之制程中之要部断面图;第8图为第1图所示半导体积体电路装置之第7图后之制程中之要部断面图;第9图为第1图所示半导体积体电路装置之第8图后之制程中之要部断面图;第10图为第1图所示半导体积体电路装置之第9图后之制程中之要部断面图;第11图为第1图所示半导体积体电路装置之MISFET中之不纯物浓度分布之图表;第12图为第1图所示半导体积体电路装置之闸极绝缘膜中之氮浓度分布之图表;第13图为应用本发明之半导体积体电路装置之说明图;第14图为应用本发明之半导体积体电路装置的说明图;第15,16,17图为在本发明之前检讨之闸极绝缘膜之形成技术之流程图;第18图为使用第15图所示之闸极绝缘膜之形成技术时之MISFET中之不纯物浓度分布之图表;第19图为使用第16图所示之闸极绝缘膜之形成技术时之MISFET中之不纯物浓度分布之图表;第20图为使用第17图所示之闸极绝缘膜之形成技术时之MISFET中之不纯物浓度分布之图表;第21图为本发明之闸极绝缘膜之形成技术中之流程图;第22图为本发明其他实施例之半导体积体电路装置之制程之流程图;第23图为第22图所示之半导体积体电路装置之制程中之要部断面图;第24图为第22图所示之半导体积体电路装置之第23图后之制程中之要部断面图;第25图为第22图所示之半导体积体电路装置之第24图后之制程中之要部断面图;第26图为第22图所示之半导体积体电路装置之第25图后之制程中之要部断面图;第27图为第22图所示之半导体积体电路装置之第26图后之制程中之要部断面图;第28图为本发明其他实施例之半导体积体电路装置之制程之流程图;第29图为第26图所示半导体积体电路装置之制程中之要部断面图;第30图为第26图所示半导体积体电路装置之第29图后之制程中之要部断面图;第31图为第26图所示半导体积体电路装置之第30图后之制程中之要部断面图;第32图为第26图所示半导体积体电路装置之第31图后之制程中之要部断面图;第33图为第26图所示半导体积体电路装置之第32图后之制 |
