发明名称 将混合信号与浮闸极记忆细胞格制造在一同一半导体装置之方法
摘要 本发明提出一种新的制造半导体装置之方法,可将一般CMOS产品中之混合模式(mixed-mode)逻辑IC与堆叠式双层复晶矽之EPROM IC(此后简称记忆体IC)同时制造在同一半导体装置内以符合特殊应用之需求,除可节省产品空间外,更可增强单一半导体装置之功能。本发明系利用混合模式逻辑IC与记忆体IC两者结构之相似性,加以适当的排列,进而提出一种新的制造方法来加以完成。
申请公布号 TW297945 申请公布日期 1997.02.11
申请号 TW085110264 申请日期 1996.08.22
申请人 台湾积体电路制造股份有限公司 发明人 李进源;梁孟松;许顺良;游秋山
分类号 H01L27/105 主分类号 H01L27/105
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1. 一种制造具混合模式逻辑功能与非挥发性记忆体功能之半导体装置的方法,其步骤系包含: 首先在部份完成的元件上沈积一基质层; 在该基质层上形成供记忆体IC使用之电晶体区及电容区与供混合模式逻辑IC使用之电晶体区及电容区; 在该四个区域上做沈积氧化场,布型及布植离子; 在记忆体IC之电晶体区做第一次之布植离子; 在记忆体IC及混合模式IC之电晶体区形成闸极氧化层; 在四个区域上沈积第一层复晶矽; 在记忆体IC之电晶体区做第二次之布植离子; 在四个区域上铺设一层绝缘层; 在记忆体IC及混合模式IC之电容区沈积第二层复晶矽; )去除两个电容区上第二层复晶矽以外之绝缘层;(7) 在两个电晶体区之第一层复晶矽之顶层进行退火处理;(8) 在两个电晶体区做轻微的第一次掺杂布植离子;(9) 在四个区域上沈积间隔层;(10) 在两个电晶体区做第二次布植离子;及(11) 沈积层间介电层、接点及接点金属化。2. 根据申请专利范围第1项之方法,其中在记忆体IC之电晶体区做第一次之布植离子时,该离子可为氟化硼或其他之离子,剂量为10@su1@su2-10@su1@su4atoms/cm@su2能量为20-80KeV。3. 根据申请专利范围第1项之方法,其中两个电晶体区之闸极氧化层其厚度约为50-200埃。4. 四个区域上之第一层复晶矽之厚度约为500-3000埃。5. 根据申请专利范围第1项之方法,其中在记忆体IC之电晶体区做第二次之布植离子时,该离子可为砷或其他之离子,剂量为10@su1@su4-10@su1@su5atoms/cm@su2,能量为30-100KeV。6. 根据申请专利范围第1项之方法,其中四个区域中之绝缘层之度约为150-500埃。7. 根据申请专利范围第1项之方法,其中两个电容区之第二层复晶矽之厚度约为500-3000埃。8. 根据申请专利范围第1项之方法,其中退火处理过程系利用温度摄氏800-1000℃之氮气进行。9. 根据申请专利范围第1项之方法,其中在两个电晶体区进行轻微的第一次掺杂布植离子,在混合模式IC之电晶体区中该离子可为氟化硼或其他离子,剂量在10@su1@su2-10@su1@su4atoms/cm@su2,能量为30-100KeV;在记忆体IC之电晶体区中该离子可为磷或其他离子,剂量为10@su1@su3-10@su1@su4atoms/cm@su2,能量为30-100KeV。10. 根据申请专利范围第1项之方法,其中在两个电晶体区做第二次布植离子,该离子可为砷或其他离子,剂量为10@su1@su4-10@su1@su5atoms/cm@su2,能量为30-100KeV。11. 根据申请专利范围第1项之方法,其中非挥发性记忆功能之半导体装置系为一堆叠式双层复晶矽之EPROM IC。图示简单说明:图1A及图1B为传统记忆体细胞之结构示意图。图1C为本发明对传统记忆体细胞结构之改良示意图。图2A至图2E为传统逻辑IC之制程图。
地址 新竹科学工业园区园区三路一二一号