发明名称 多晶片封装的积体电路构造
摘要 一种多晶片封装的积体电路构造,包括一模组、复数个晶片、复数个导线及一个封盖。该模组具有一底部:含有复数个导体区、适当的布局线路,且包含复数个晶片室,一基座环绕在底部,以及该基座上之复数个导电带,用以连接该层晶片之导电区窗口。该些晶片可区分为二类,第一型晶片以其具有该些导电区窗口的一面,黏着于该晶片室之基座上;第二型晶片其尺寸太小,无法黏着于晶片室之基座上,该第二型晶片以不具该些导电区窗口的一面黏着于该第一型晶片之背面,再以导线连接该些导电区窗口与底座之该些导电带。该封盖是用来将该些晶片密封于该模组内。
申请公布号 TW296849 申请公布日期 1997.01.21
申请号 TW085206560 申请日期 1996.05.06
申请人 联华电子股份有限公司 发明人 徐振聪
分类号 H01L23/28 主分类号 H01L23/28
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1. 一种多晶片封装的积体电路构造,其包括:一模组,其底部具有复数个导体区,又该模组中具有适当的布局线路,且包括有复数个晶片室,该些晶片室的排列方式是由内而外呈平行配置;每一晶片室包括有:一基座,环绕在该晶片室底部;以及复数个导电带,位于该基座上,透过该模组中的适当布局线路与对应之导体区相连;复数个金属球;一第一型晶片,具有一第一正面与一第一背面,该第一正面之表面具有复数个导电区窗口;该第一型晶片放在对应之晶片室的基座上,且该第一正面朝向对应之晶片室的底部,利用该此金属球将该第一型晶片之该些导电区窗口黏着于对应之基座上的该些导电带上;一接着剂;复数个导线;一第二型晶片,具有一第二正面与一第二背面,其中该第二正面表面具有复数个导电区窗口,利用该接着剂将该第二型晶片的第二背面与该第一型晶片的第一背面黏贴在一起,同时利用该些导线,并连接至对应之晶片室的基座上的该些导电带上;一封盖,覆盖在该模组最外层的晶片室上,将晶片密封在该模组内;以及一脚座,藉接至该模组底部之该此导电区。2. 如申请专利范围第1项所述之构造,其中该模组的材料是一陶瓷材料。3. 如申请专利范围第1项所述之构造,其中该模组的材料是一塑胶材料。4. 如申请专利范围第1项所述之构造,其中该些晶片室之尺寸由内而外增加,越外层晶片室,其面积越大。5.如申请专利范围第1项所述之构造,其中该封盖是一金属盖。6. 如申请专利范围第1项所述之构造,其中该些金属球是锡球。7. 如申请专利范围第1项所述之构造,其中该些金属球是金球。8. 如申请专利范围第1项所述之构造,其中该接着剂是银胶。9. 如申请专利范围第1项所述之构造,其中该脚座是一针格阵列脚座。图示简单说明:第1图是习知一种多晶片封装之积体电路的剖面图;第2A图是根据本创作之一较佳实施例,一种多晶片封装构造的上视图;第2B图是根据本创作之一较佳实施例,一种多晶片封装构造的底视图;第3图是对应第2A图之较佳实施例,沿着Ⅲ-Ⅲ线剖开的剖面图;第4A图是绘示应用第2A-2B图及第3图所示结构的第一晶片的上视图。第4B图是绘示应用第2A-2B图及第3图所示结构的第二晶片的上视图。第4C图是绘示应用第2A-2B图及第3图所示结构的第一晶片的底视图。第4D图是绘示应用第2A-2B图及第3图所示结构的第二晶片的底视图。第5A-5D图是绘示应用第2A-2B及第3图所示结构的多晶片封装之积体电路的部份制造流程剖面图。第6A图是绘示应用第2A-2B图及第3图所示结构的针格阵列脚座的上视图。第6B图是绘示应用第2A-2B图及第3图所示结构的针格阵列脚座的侧视图。第7图是绘示应用第5D图所示的结构结合针格阵列脚座之
地址 新竹科学工业园区工业东三路三号