| 主权项 |
1. 一种铁电记忆体元件,其包含 一第一传导型半导体基片; 形成在该半导体基片上之一闸钇氧化物(Y@ss2O@ss3) 膜; 形成在该闸钇氧化物膜上之一闸铁电膜; 形成在该闸铁电膜上之一闸电极;以及 形成于该闸电极之两侧的半导体基片内,相反于该 第一传 导型之一第二传导型的源极/汲极区。2. 如申请专 利范围第1项之铁电记忆体元件,其中该闸铁 电膜是从包括PZT、PT、Y1族材料选出之一种材料。 3. 如申请专利范围第1项之铁电记忆体元件,其中 该闸电 极是从包括一TiN膜和一TiN及钨之双层膜之族群选 出之一 种所形成。4. 一种铁电记忆体元件,其包含: 一第一传导型半导体基片; 形成在该半导体基片上之一闸钇氧化物(Y@ss2O@ss3) 膜; 形成在该闸钇氧化物膜上之一闸铁电膜; 形成在该闸铁电膜上之一闸电极; 形成于具有该闸钇氧化膜、该闸铁电膜、以及该 闸电极之 一闸的各侧壁上之一分隔物; 形成于该分隔物下方,相反于该第一传导型之一第 二传导 型之一第一浓度杂质区;以及 形成于该闸之两侧半导体基片内且连至该第一浓 度杂质区 之该第二传导型的一第二浓度源极/汲极区,该第 二浓度 高于该第一浓度。5. 如申请专利范围第4项之铁电 记忆体元件,其中该闸铁 电膜是由选自包括PZT、PT、和Y1族材料之族群之一 种材 料所形成。6. 如申请专利范围第4项之铁电记忆体 元件,其中该闸电 极是由选自包括一TiN膜和TiN及钨的双层膜之族群 之一所 形成。7. 如申请专利范围第4项之铁电记忆体元件 ,其中该分隔 物是由选自包括SiO@ss2.Si@ss3N@ss4.Y@ss2O@ss3和 SiON之族群之一种材料所形成。8. 一种用以制造一 铁电记忆体元件之方法,其包含的步 骤有: 在一第一传导型半导体基片的一预空区内形成一 元件隔离 区; 依序在半导体基片的整个表面上淀积一钇氧化物 膜、一铁 电膜、以及一闸传导膜; 形成一光罩样型; 使用该光罩样型做为一蚀刻罩而依序蚀刻闸传导 膜、铁电 膜、以及钇氧化物膜以形成一闸电极、一闸铁电 膜以及一 闸钇氧化物膜;以及 利用离子布植一第二传导型杂质于该半导体基片 内而形成 一源极/汲极区。9. 如申请专利范围第8项之用以 制造一铁电记忆体元件之 方法,其中该光罩样型是选自包含SiON、SiO@ss2.和Si@ ss3N@ss4之族群之一所形成。10. 一种用以制造一铁 电记忆体元件之方法,其包含的步 骤有: 在一第一传导型半导体基片的一预定区内形成一 元件隔离 区; 依序淀积一钇氧化物膜、一铁电膜、一闸传导膜 以及一光 罩材料层; 利用将该光罩材料层成形而形成一光罩材料层样 型; 利用该光罩材料层样型做为一蚀刻罩依序地蚀刻 该闸传导 膜、该铁电膜以及该钇氧化物膜而形成包含一闸 电极、一 闸铁电膜以及一闸钇氧化物膜之闸; 以一第一浓度离子布植相反于该第一传导型之一 第二传导 型之一第一浓度杂质于该半导体基片内; 利用淀积一材料层于该半导体基片之整个表面上 且乾式蚀 刻该材料层而在该闸之各侧壁上形成一分隔物;以 及 利用离子布植相反于该第一传导型之该第二传导 型之一第 二浓度杂质于该半导体基片内而形成一源极/汲极 区,该 第二浓度高于该第一浓度。11. 如申请专利范围第 10项之用以制造一铁电记忆体元件 之方法,其中该光罩材料层是选自包含SiON、SiO@ss2. Y @ss2O@ss3.和Si@ss3N@ss4之族群之一材料所形成。12. 如 申请专利范围第10项之用以制造一铁电记忆体元 件 之方法,其中该材料层是由该光罩材料层之相同材 料所形 成。图示简单说明: 第1图是使用一CeO@ss2膜之习见MFIS FET之截面图; 第2图是依据本发明之一种MFIS FET之截面图; 第3图是依据本发明之一种LDD构造之MFIS FET之截面 图; 第4A-4C图是用以制造第2图的元件之程序中依序步 骤之截 面图;以及 第5A-5E图是用以制造第3图的元件之程序中依序步 骤之截 |
