| 发明名称 |
BTL SYSTEM AMPLIFIER CIRCUIT |
| 摘要 |
PURPOSE:To improve the reduction of an output answering efficiency at a large input signal time by improving a differential amplifier circuit constituting an input circuit. |
| 申请公布号 |
JPS5387655(A) |
申请公布日期 |
1978.08.02 |
| 申请号 |
JP19770001510 |
申请日期 |
1977.01.12 |
| 申请人 |
HITACHI LTD |
发明人 |
MACHIDA FUJIO;TAKAHASHI KAZUYA |
| 分类号 |
H03F3/183;H03F3/20;H03F3/68 |
主分类号 |
H03F3/183 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
