| 摘要 |
<P>Le dispositif comprend 2**n mémoires (Mi) ou zones de mémoire en parallèle entre lesquelles sont réparties les A instructions, une unité de traitement (UT) de ces instructions et une unité de gestion (DI, AC) sensible à une instruction de branchement extraite d'une des mémoires pour activer une mémoire éventuellement autre que la précédente et contenant une adresse donnée dans l'instruction de branchement, et pour commander la fourniture à l'unité de traitement (UT) de l'instruction placée à cette adresse. Les n bits (LSB) les moins significatifs de ladite adresse, de M bits, identifient la mémoire (Mi) ou la zone de mémoire contenant cette adresse alors les (M-n) bits (MSB) les plus significatifs identifient l'une de 2**M-n lignes de 2**n adresses prises chacune dans une des 2**n mémoires. L'unité de gestion comprend un automate (AC) sensible aux n bits (LSB) de l'adresse pour activer la mémoire contenant ladite adresse et pour commander la fourniture à l'unité de traitement de l'instruction qui s'y trouve, sur la ligne identifiée par les (M-n) bits (MSB).</P>
|
