SISTEMA PARA GENERAR UNA SEÑAL DE SINCRONIZACION.

摘要

UN RECEPTOR DE TELEVISION INCLUYE UN CIRCUITO DE BLOQUEO DE FASE (PLL) (226-232) QUE GENERA UNA SEÑAL DE RELOJ (CLK) QUE TIENE UNA FRECUENCIA N VECES LA FRECUENCIA DE LINEA Y QUE ESTA BLOQUEADA EN FASE A LA SEÑAL DE SINCRONIZACION DE LA LINEA HORIZONTAL (HSYNC). LA SEÑAL DE RELOJ PRODUCIDA POR ESTE CIRCUITO DE BLOQUEO DE FASE TIENE UNA FRECUENCIA QUE TIENDE A OSCILAR ENTRE N+1 Y N-1 VECES LA FRECUENCIA DE LINEA. PARA COMPENSAR ESTA OSCILACION EN LA FRECUENCIA DE LA SEÑAL DE RELOJ, UN CIRCUITO DE ALINEAMIENTO DE FASE (2,3,6) VA ACOPLADO AL CIRCUITO DE BLOQUEO DE FASE PARA ALINEAR LA FASE DE LA SEÑAL DE RELOJ A LA SEÑAL DE EXCITACION HORIZONTAL (HD) GENERADA POR DICHO CIRCUITO DE BLOQUEO DE FASE EN CADA IMPULSO DE EXCITACION HORIZONTAL. EL CIRCUITO DE BLOQUEO DE FASE PUEDE INCLUIR TAMBIEN UN RETARDADOR (2,3,4) QUE DEMORA LA SEÑAL DE EXCITACION HORIZONTAL APLICADA AL COMPARADOR DE FASE DEL CIRCUITO PLL. ESTE ELEMENTO RETARDADOR AVANZA LA FASE DE LA SEÑAL DE EXCITACION HORIZONTAL Y LA SEÑALDE RELOJ DE BLOQUEO DE LINEA RESPECTO A LA SEÑAL DE SINCRONIZAICON HORIZONTAL PARA COMPENSAR LAS DEMORAS EN EL PROCESAMIENTO DE SEÑALES QUE TIENE LUGAR EN LA GENERACION DE LA SEÑAL DE EXCITACION HORIZONTAL Y LA SEÑAL DE RELOJ.