发明名称 METODO Y APARATO PARA LA RECUPERACION DE FALLOS EN UN SISTEMA DE ORDENADORES DIGITALES.
摘要 UN METODO Y UN APARATO PARA RECUPERAR FALLOS EN UN SISTEMA DE CONTROL QUE TIENE POR BASE UN COMPUTADOR DIGITAL POR EL CUAL PUEDEN RECUPERARSE LAS ALTERACIONES DEL SISTEMA PRODUCIDAS POR CONDICIONES DE RUIDOS TRANSITORIOS EXTERIORES. SE ACOPLA UNA CPU (10) A SU MEMEORIA PRINCIPAL (20) Y A SU INTERFACE DE E/S (ENTRADA / SALIDA) MEDIANTE UN COLECTOR DE DIRECCIONAMIENTO/DATOS (22) COMUN, PUDIENDOSE ALTERAR LOS DATOS CONTENIDOS SOBRE O EN ESTOS TRES ELEMENTOS POR EL EFECTO DE RUIDOS TRANSITORIOS. TAMBIEN ACOPLADOS AL COLECTOR, PERO EN UN MEDIO DE HARDWARE, EXISTEN PRIMERAS Y SEGUNDAS MEMORIAS SUPLEMENTARIAS (34, 36) QUE, POR CONTROL DE LA MEMORIA (38), OPERAN PARA ALTERNAR LAS SERIES DE BITS DE CALCULO PARES E IMPARES DEFINIDAS POR EL RELOJ DE TIEMPO REAL DE LA CPU PARA ALMACENAR LAS MISMAS PALABRAS QUE SE INCORPOREN EN ESE MOMENTO EN LA MEMORIA PRINCIPAL (20) DE LA CPU. A MEDIDA QUE ESTAS SERIES DE BITS DE CALCULO ENTRAN EN UNA U OTRA DE ESTAS DOS MEMORIAS (34, 36) POR INTRODUCCION NO AUTORIZADA EN EL COLECTOR COMUN (22), LA OTRA MEMORIA SUPLEMENTARIA TRANSFIERE SUS CONTENIDOS A UNA MEMORIA AUXILIAR (30) QUE TAMBIEN SE UBICA EN EL MEDIO INMUNE AL RUIDO. SE CONECTA LA MEMORIA AUXILIAR EN UNA MODALIDAD DE SOLO LECTURA AL COLECTOR DE DIRECCIONAMIENTO/DATOS Y, DEBIDO A SU FORMA DE OPERACION, SIEMPRE CONTIENE LA SERIE DE BITS RETRASADA EN UN CICLO DEL RELOJ DE TIEMPO REAL DE LA CPU CON RESPECTO A LA SERIE DE BITS EN PROCESO. SI SE ALTERARA UN TRANSITORIO, PODRIA CONTINUAR UNA TRANSFERENCIA DE INFORMACION DESDE LA MEMORIA AUXILIAR (30) A LA MEMORIA PRINCIPAL (20) DEL ORDENADOR, DE MANERA QUE LOS CALCULOS PUEDAN CONTINUAR CON LOS DATOS NO ALTERADOS.
申请公布号 ES2079367(T3) 申请公布日期 1996.01.16
申请号 ES19890118684T 申请日期 1989.10.07
申请人 HONEYWELL INC. 发明人 HESS, RICHARD F.;LIEBEL, KURT A.;YOUNT, LARRY J.
分类号 G06F12/16;G06F11/00;G06F11/14;G06F11/16;G06F11/20;(IPC1-7):G06F11/14 主分类号 G06F12/16
代理机构 代理人
主权项
地址