| 主权项 |
1. 一种具有以列与行功能性所组成多个记忆单元的记忆体之电子电路,其特征为该电路包含可选择性操作之测试装置,以并联存取至少特定一行上一定数量之二或更多记忆单元。2. 根据申请专利范围第1项之电路,其中之测试装置可操作以并联存取多个行上之全部单元。3. 根据申请专利范围第2项之电路,其中之测试装置可操作以并联存取记忆体之全部单元。4. 根据申请专利范围第1项之电路,其中之记忆体包含一随机存取记忆体。5. 根据申请专利范围第4项之电路,其中之随机存取记忆体包含一DRAM。6. 根据申请专利范围第4或5项之电路,其中之随机存取记忆体包含一SRAM。7. 根据申请专利范围第1项之电路,其中之记忆体包含一CCD记忆体。8. 根据申请专利范围第1项之电路,其中之记忆体包含一LCD。9. 根据申请专利范围第1项之电路,其中之记忆体包含一晶片尺度电路。10. 根据申请专利范围第1项之电路,其中之测试装置首先可操作以并联存取记忆体全部行之全部记忆单元,若因而引起流过记忆体之电流大于一预定临限,则并联存取少于全部行之全部单元。11. 根据申请专利范围第1项之电路,其中:—一个别列之单元被连接至一个别字元线;—一个别行之单元被连接至一个别位元线;—测试装置可操作以至少致动被连接至特定一行上一定数量单元的一些特定之该等字元线,并用以驱动一特定位元线,藉一静态电压将此特定位元线与特定行相连结。12. 根据申请专利范围第11项之电路,其中之记忆体包含:—耦合至个别字元线之列解码装置,在接到与一特定列有关之列位址时用以选择一特定列;—耦合至个别位元线之行解码装置,在接到与一特定行有关之行位址时用以选择一特定行;—耦合在行解码装置与行之间的位元线驱动器装置,用以选择性地驱动位元线;—耦合至个别位元线之预先充电装置,用以预先充电个别位元线;且其中之测试装置包含:—字元线与列解码装置间之第一开关装置,用以将字元线与列解码装置隔离;—字元线与一供应电压节点间之第二开关装置,用以将字元线连接至此供应电压节点;—至少控制预先充电装置或位元线驱动器之控制装置,用以驱动至少特定行上之位元线。图示简单说明:图1提供具有本发明DRAM之电路图;图2提供用以说明缺陷的典型DRAM图;图3提供具有本发明SRAM之电路图;及 |
