| 主权项 |
1.一种用于输出位元滙流之资料监别装置,含有对 应于二 元电平资料之输入信号代表逻辑〝1〞和〝0〞,上 述资料 监别装置,包括:一个在取样区间检测输入信号之 振幅的 决定电路,依其检测之振幅,将每个输入信号的取 样部份 ,事先分类为代表大振幅部份之符号〝1〞k和代表 小振幅 部份之符号〝0〞,并用来决定,关于一个适当取样 部份 为符号〝1〞,是否个取样部份之预定数字,至少及 时在 适当取样部份之前面为符号〝1〞或〝0〞。一个 对应于产 生一个输入信号振幅修正値之决定电路输出的修 正値产生 电路,此修正値相对于取样部份之预定数字的不同 符号组 合被预定;一个被预定时间延迟输入信号的延迟电 路;一 个将修正値产生电路所产生之一个修正値信号,加 于延迟 电路所延迟之输入信号方作业电路;和一个对应于 监别输 入信号之作业电路输出的监别电路,以使输出位元 滙流包 括〝1〞和〝0〞之逻辑。2.如申请专利范围第1项 之资料监别装置,其中上述决定 电路,含有一个用于检测输入信号振幅之振幅检测 电路, 以输出〝1〞和〝0〞之连续符号,和一个计数用之 计数器 电路,如一个作业长度,连续符号〝0〞之数目,其他 连 续符号中,及时在每个内含符号〝1〞的前面,而其 中上 述修正値产生电路,包含一个对应于由计数器电路 得到作 业长度之可能不同値之修正値的记忆体装置。3. 如申请专利范围第1项之资料监别装置,其中上述 决定 电路,含有一个用于检测输入信号振幅之振幅检测 电路, 以输出〝1〞和〝0〞之连续符号,和一个如资料模 式之位 移暂存器,以得到预定数目之符号,其在带连续符 号中, 及时在每个内含之符号〝1〞"的前面和后面,而其 中上述 修正値差生电路,含有一个用于储存修正値对应于 位移暂 存器之可能不同资料模式的记忆体装置。4.如申 请专利范围第1项之资料监别装置,其中上述监别 电路,是关于作业电路输出执行维特尔比解码之维 特尔比 监别电路。5.如申请专利范围第1项之资料监别装 置,其中上述监别 电路,包括一个根据作业电路输出之振幅电平,用 以直接 执行资料监别的电平切片电路。6.如申请专利范 围第1项之资料监别装置,其中上述作业 电路,包括一个用于检测输入信号取样部份之符号 的符号 检测电路,和一个用于实际上转换修正値所给予之 一个符 号的互补电路。7.如申请专利范围第2项之资料监 别装置,其中储存于上 述记忆体装置中之修正値,在由符号〝1〞指示之 取样部 份的振幅値和其相对应正确的振幅间有误差,其实 际上量 到的关于所有符号〝0〞之作业长度的可能数値。 8.如申请专利范围第3项之资料监别装置,其中储存 于上 述记忆体装置中之修正値,在由符号〝1〞指示之 取样部 份的振幅値和其相对应正确的振幅间有误差,其实 际上量 到的关于所有包含符号〝1〞和〝0〞组合之可能 资料模式 。9.如申请专利范围第1项之资料监别装置,其中每 个在上 述资料监别装置中包含之电路,内含在LSI电路中。 10.一个磁碟装置,包括:一个记录数位信号之记录 媒体 ;一个用于读出记录媒体上之记录信号的磁头;一 个用以 放大已被磁头读出信号的前置放大器;一个用以取 样和数 位化已被前置放大器放大之信号类比对数位转换 器;一个 用以执行维特尔比解码之前置作业的前置作业电 路,其相 关于上述类比对数位转换器的输出;一个用以使上 述前置 作业电路之输出波形成形的等化电路;和如申请专 利范围 第4项之资料监别装置,其接收上述等化电路之输 出。图 1展示依此发明之数位资料再制电路之实施例的方 块图; 图2展示一个决定电路之实施例;图3展示一个解释 事先 将输入资料分类之方法的时间流程图;图4以特定 格式展 示图2中所示之电路的方块图;图5展示图1中所示之 修 正値产生电路的实施例;图6展示图1中所示之作业 电路 的实施例;图7展示一个解释振幅资料之修正的时 间流程 图;图8展示此发明之另一个实施例,其为决定电路 和修 正値产生电路之另一个示范结构;图9展示一个解 释图8 中所示之解码器中决定位址数目的图表;图10展示 一个大 规模集成电路之方块图,其包括一个具有决定能力 和修正 能力之维特尔比监别电路;图11展示另一个大规模 集成电 路(LSI)之方块图,其包括一个具有决定能力和修正 能力 之资料监别电路;图12展示一个磁碟装置之方块图, 其应 用图10或11中所示之资料监别LSI;图13展示一个解释 输 入信号振幅之决定修正値的时间流程图;图14展示 一个习 |
