发明名称 测试资料处理装置
摘要 一种资料处理装置包含一种积体路2,具有一扫瞄链10所围绕之处理器心4被描述。该处理器心4可使用一系统时钟停号MC1K或一测试时钟信号DC1K执行程式指令。一个在该程式指令内用于测试作业的时钟选择位元S指示那一个时钟将被使用与一时钟选择机制12,14选择该时钟信号并将此传送给该处理器心4。当该系统时钟MC1K被选择,由处理器心4所执行之程式指令可被与如一DRAM6之连接辅助电路作业协调配合。
申请公布号 TW255021 申请公布日期 1995.08.21
申请号 TW083107549 申请日期 1994.08.17
申请人 先进RISC机器有限公司 发明人 西蒙A.赛加
分类号 G06F11/00 主分类号 G06F11/00
代理机构 代理人 康伟言 台北巿南京东路三段二四八号七楼;蔡坤财 台北巿松江路一四八号十二楼之三
主权项 1. 一种资料处理装置,该装置包含:一处理器核心可在程式指令控制下操作;提供一系统时钟信号给该处理器核心之设施;提供一测试时钟信号给该处理器核心之16;以及时钟选择设施以在该处理器核心之系统时钟信号驱动作业与该处理核心之测试时钟信号驱动作业间做一选择,其中该时钟选择正常作业之际的系统时钟信号与测试作业之际载入程式指令时的测试时钟信号,该时钟选择设施系反应于该测试作业之际在所将要被执行的程式指令内一个或以上时钟选择位元,以选择该测试时钟信号抑或该系统时钟信号而驱动该处理器核心执行该程式指令。2. 如申请专利范围第1项所述之装置,包含至少一辅助电路被耦合于该处理器核心并被该系统时钟信号驱动,该时钟选择设施在测试作业之际选择该时钟信号以执行使用该辅助电路之程式指令。3. 如申请专利范围第2项所述之装置,其中该辅助电路包含一记忆体电路。4. 如申请专利范围第2项所述之装置,其中该辅助电路包含一共同处理器。5. 如申请专利范围第1项所述之装置,包含一指令管线流通,程式指令经由此被馈送给该处理器核心,该时钟选择设由该施保存有该处理器核心所将要执行之下一个指令的指令管线流通之管线流通阶段接收一个或以上之时钟选择位元。6. 如申请专利范围第1项所述之装置,其中在测试作业之际每一程式指令包括的一个或以上时钟选择位元,于被施加于该处理器核心前在该测试时钟控制下被串列地载入。7. 如申请专利范围第6项所述之装置,包含一测试扫瞄链,该程式指令在测试作业之际被串列地载入于其内。8. 如申请专利范围第1项所述之装置,其中在正常测试之际每一程式指令由一程式记忆体平行地被载入,该一个或以上的时钟选择位元系分离被加到该由程式记忆体读取之程式指令。9. 一种处理资料之方法,该方法包含下列之步骤:在程式指令控制下操作;提供一系统时钟信号给该处理器核心,提供一测试时钟信号给该处理器核心,在该处理器心之系统时钟信号驱动作业与该处理器核心之测试时钟信号驱动作业间做一选择,其中系于正常作业之际选择系统时钟信号与于测试作业之际载入程式指令时选择测试钟信号,该测试作业之际在所将要被执行的程式指令内一个或以上时钟选择位元,控制要选择该测试时钟信号抑或该系统时钟信号而驱动该处理器核心执行该程式指令。第1图图示一具有可在正常模式与测试模式下操作之处理器的积体电路,以及
地址 英国