| 摘要 |
<P>Le circuit comprend un premier et un second oscillateurs commandés en tension (4, 14) ayant des caractéristiques identiques. Le premier oscillateur (4) est incorporé dans une boucle de synthèse de fréquence (3) de manière à osciller, en réponse à une première tension de commande (V1 ), à une fréquence égale à une fréquence de référence multipliée par un nombre N. Le second oscillateur commandé en tension (14) est incorporé dans une boucle de poursuite de phase (13) qui, lorsqu'elle est activée, asservit sa phase d'oscillation par rapport à celle du signal de données reçu (SD). Le second oscillateur (14) délivre le signal d'horloge récupérée (CLK2 ). Un comparateur (20) détermine si la fréquence du second oscillateur (14) divisée par N vérifie la condition de ne s'écarter de la fréquence de référence que d'au plus une valeur limite prédéterminée. La boucle de poursuite de phase (13) est activée uniquement lorsque ladite condition est vérifiée, et la première tension de commande (V1 ) est adressée à l'entrée de commande du second oscillateur lorsque ladite condition n'est pas vérifiée.</P> |
