首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 METHOD FOR PREPARING LOGICAL CIRCUIT DIAGRAM
摘要
申请公布号 JPH07134726(A) 申请公布日期 1995.05.23
申请号 JP19930279744 申请日期 1993.11.09
申请人 MATSUSHITA ELECTRIC IND CO LTD 发明人 YAMAMOTO TAKAO
分类号 G06F17/50;(IPC1-7):G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com