Circuit to generate a synchronous clock with at least two clock signals.

摘要

Die erfindungsgemäße Anordnung weist ein System zur Taktsignalerzeugung auf, welches aus einem zugeführten Taktsignal mehrere Taktsignale erzeugt, die jeweils einer Logik und/oder Treiberstufe zugeführt werden. Am Ausgang jeder Treiberstufe ist das Ausgangstaktsignal abgreifbar. Dieses Ausgangstaktsignal wird einer Verstärkerstufe mit niedrigem Arbeitspunkt zugeführt, und nachfolgend von einer Logikanordnung verarbeitet. Das von der Logikanordnung erzeugte Ausgangssignal dient zur Freigabe des Grundtaktes. <IMAGE>