可重组的可编程数字滤波器结构

摘要

VLSI集成电路(100)，包括单个IIR输入与全局节和相同结构的可级联的滤波器节(FS)，每个滤波器节包括一对(102T，102B)时间多路复用实系数输入加权的FIR滤波器单元和附加的延时装置。该VLSI集成电路可有选择地被编程成以许多不同滤波器配置的任何一种结构运行，它们可确定实数FIR或IIR滤波器、复数FIR或IIR滤波器或者是它们的各种组合形式的滤波器。一个或多个这种集成电路(100)可用于做成数字消重影滤波器和/或均衡滤波器。

主权项

1、适合于用作为诸如减小多路径效应滤波器的均衡滤波器的可重组可编程数字滤波器结构；其中所述结构包括第一和第二输入加权数字滤波器单元，每个单元有已知个数的乘数系数抽头；其组合的特征在于：用于把信号提供到所述数字滤波器的输入装置；包括多路转接器(200、202T、202B；300T、302T、300B、302B)的装置，用于(1)把所述第一(102T)和第二(102B)数字滤波器单元配置成对复数采样输入信号用作为具有所述已知个数的复乘数系数的单个复数数字滤波器单元(100)，或(2)把所述第一(102T)和第二(102B)数字滤波器单元中的至少一个滤波器单元配置成对于实数采样输入信号用作为具有多于所述已知个数的实乘数系数的单独的实数数字滤波器单元(100)；以及输出装置，用于接收来自所述数字滤波器的信号。