| 主权项 |
1.一种形成半导体元件之接触窗插塞的方法,包括下列步骤:在具有复数个扩散区的一半导体基底上形成一导体结构;在包含该导体结构的该半导体基底上形成一绝缘层;蚀刻该绝缘层,直到至少暴露出该些扩散区之一,以形成一接触窗开口;在该绝缘层上沈积一导体层,且以该导体层填满该接触窗开口;蚀刻该导体层,直到暴露出该绝缘层的一上层表面,以形成一接触窗插塞;以及藉由一平坦化-蚀刻程序,蚀刻包含该接触窗插塞之该绝缘层的该上层表面,其中该接触窗插塞和该绝缘层均被平坦化。2.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中该绝缘层系选自一族群,该族群系由SiO2.USG(未掺杂的矽酸盐玻璃)、BPSG(硼磷矽酸盐玻璃)、PSG(磷矽酸盐玻璃)、SiN、SiON、SiOF、SOG(旋涂式玻璃)、FOX(流动性的氧化物)和聚合物所组成。3.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中该导体层系选自一族群,该族群系由W、Al、Cu、Ti、TiN、多晶矽、W-Si、Al-Cu和Al-Cu-Si所组成,且藉由CVD、PVD、热回流和力填入程序其中之一而形成。4.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中蚀刻该导体层的步骤系选自一族群,该族群系由一回蚀刻程序和一化学机械研磨法所组成。5.如申请专利范围第4项所述之形成半导体元件之接触窗插塞的方法,其中该回蚀刻程序包括一湿式程序和一乾式程序其中之一。6.如申请专利范围第4项所述之形成半导体元件之接触窗插塞的方法,其中该化学机械研磨法系使用一研磨物质,且其中该导体层对该绝缘层的一研磨速率比的范围,约从数百:1到1:数百。7.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中蚀刻该导体层的步骤包括对该导体层进行过度蚀刻,以形成一内凹的接触窗插塞,且其中该内凹的接触窗插塞在进行该平坦化-蚀刻程序时,系做为一蚀刻终止层。8.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中该平坦化-蚀刻程序系使用一研磨物质,且其中该导体层对该绝缘层的一研磨速率比的范围,约从1:数百到数百:1。9.如申请专利范围第1项所述之形成半导体元件之接触窗插塞的方法,其中在形成该导体层之前,更包括在包含该接触窗开口之该绝缘层上形成一阻障层。10.如申请专利范围第9项所述之形成半导体元件之接触窗插塞的方法,其中该阻障层系选自一族群,该族群系由Ti、TiN、Ta、TaN、WN和TiSiN所组成。11.一种形成半导体元件之接触窗插塞的方法,包括下列步骤:在具有复数个扩散区的一半导体基底上形成一导体结构;连续地在包含该导体结构的该半导体基底上,形成一第一绝缘层和一第二绝缘层,该第二绝缘层的硬度较该第一绝缘层为高;连续地蚀刻该第二绝缘层和该第一绝缘层,直到至少暴露出该些扩散区和该导体结构之一,以形成一接触窗开口;在该第二绝缘层上形成一导体层,且填满该接触窗开口;蚀刻该导体层,直到至少暴露出该第二绝缘层的一上层表面,以形成一接触窗插塞;以及对包含该接触窗插塞之该第二绝缘层和该第一绝缘层,进行一平坦化-蚀刻步骤,其中在进行该平坦化-蚀刻步骤时,该第二绝缘层的蚀刻速率,较未形成该导体结构和该接触窗开口之该第二绝缘层的一低阶区慢,且较该第一绝缘层慢。12.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中该第一绝缘层系选自一族群,该族群系由SiO2.USG(未掺杂的矽酸盐玻璃)、BPSG(硼磷矽酸盐玻璃)、PSG(磷矽酸盐玻璃)、SiOF、FOX(流动性的氧化物)和聚合物,且该第二绝缘层系选自一族群,该族群系由SiN、SiON、AlN、Al2O3.BN和类钻石的碳所组成。13.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中该导体层系选自一族群,该族群系由W、Al、Cu、Ti、TiN、多晶矽、W-Si、Al-Cu和Al-Cu-Si所组成,且藉由CVD、PVD、热回流和力填入程序其中之一而形成。14.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中蚀刻该导体层的步骤系选自一族群,该族群系由一回蚀刻程序和一化学机械研磨法所组成。15.如申请专利范围第14项所述之形成半导体元件之接触窗插塞的方法,其中该回蚀刻程序包括一湿式程序和一乾式程序其中之一。16.如申请专利范围第14项所述之形成半导体元件之接触窗插塞的方法,其中该化学机械研磨法系使用一研磨物质,且其中该第一绝缘层对该第二绝缘层的一研磨速率比的范围,约从1:数百到数百:1。17.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中蚀刻该导体层的步骤包括对该导体层进行过度蚀刻,以形成一内凹的接触窗插塞,且其中该内凹的接触窗插塞在进行该平坦化-蚀刻程序时,系做为一蚀刻终止层。18.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中该平坦化-蚀刻程序系藉由一化学机械研磨法,而使用一研磨物质,且该第一绝缘层对该第二绝缘层的一研磨速率比的范围,给从1:数百到数百:1。19.如申请专利范围第11项所述之形成半导体元件之接触窗插塞的方法,其中在形成该导体层之前,更包括在包含该接触窗开口之该第二绝缘层上形成一阻障层。20.如申请专利范围第19项所述之形成半导体元件之接触窗插塞的方法,其中该阻障层系选自一族群,该族群系由Ti、TiN、Ta、TaN、WN和TiSiN所组成。21.一种形成半导体元件之接触窗插塞的方法,包括下列步骤:在具有复数个扩散区的一半导体基底上形成一导体结构;连续地在包含该导体结构的该半导体基底上,形成一第一绝缘层和一第二绝缘层,该第二绝缘层的硬度较该第一绝缘层为高;连续地蚀刻该第二绝缘层和该第一绝缘层,直到至少暴露出该些扩散区和该导体结构之一,以形成一接触窗开口;在该第二绝缘层上形成一导体层,且填满该接触窗开口;以及连续地对该导体层、该第二绝缘层和该第一绝缘层进行一平坦化-蚀刻步骤,以形成一接触窗插塞,并且使该第一绝缘层平坦化,其中在进行该平坦化-蚀刻步骤时,该第二绝缘层的蚀刻速率,较未形成该导体结构和该接触窗开口之该第二绝缘层的一低阶区慢,且较该第一绝缘层慢。22.如申请专利范围第21项所述之形成半导体元件之接触窗插塞的方法,其中在形成该导体层之前,更包括在包含该接触窗开口之该第二绝缘层上形成一阻障层。23.如申请专利范围第22项所述之形成半导体元件之接触窗插塞的方法,其中该阻障层系选自一族群,该族群系由Ti、TiN、Ta、TaN、WN和TiSiN所组成。图式简单说明:第一图A至第一图D系绘示习知之接触窗插塞之制造流程的剖面示意图;第二图A至第二图E系绘示根据本发明之第一实施例,一种形成半导体元件之接触窗插塞之制造流程的剖面示意图;第三图系绘示根据本发明之第一实施例,一种形成半导体元件之凹入的接触窗插塞的剖面示意图;第四图A至第四图E系绘示根据本发明之第二实施例,一种形成半导体元件之接触窗插塞之制造流程的剖面示意图;以及第五图系绘示根据本发明之第二实施例,一种形成半导体元件之凹入的接触窗插塞的剖面示意图。 |
