| 主权项 |
1.一种绝缘闸型半导体装置,其主要特征系备有:具 有台 状之突出部分的半导体基板,具有与该突出部分实 质上相 同之形状,且位于该台状部分之上方的闸电极以及 在该台 状剖分之侧面具有导电性的物体,该导电体之上面 乃位于 实质上与该台状部分之顶面相同或较低的高度,而 该导电 体之下面则密接在该半导体基板,或是经由薄的绝 缘膜而 连接。2.一种绝缘闸半导体装置,其主要特征系备 有:具有台状 之突出部分的半导体基板,具有实质上与该台状突 出部分 相同的形状,而位于该台状部分之上方的闸电极以 及在该 台状部分之侧面经由薄的绝缘物的皮膜添加有不 纯物的半 导体,该半导体之上面乃位于实质上与该台状部分 之顶面 相同或较低的位置,而该导电体之下面则经由薄的 绝缘层 而与该半导体装置连接。3.一种绝缘闸型半导体 装置,其主要特征系备有:具有台 状之突出部分的半导体装置,具有实质上与该台状 部分相 同的形状,且位于该台状部分之上方,至少其上面 系由具 有耐蚀性的皮膜所被覆之闸电极,密接于该台状部 分之侧 面而添加有不纯物的半导体以及连接于该半导体, 而具有 与该半导体相同导电型的领域,该半导体之上面乃 位于实 质上与该台状部分之顶面相同或较低的位置,而该 导电体 之下面则与该半导体基板密接。4.如申请专利范 围第1,或2或3项之绝缘闸型半导体装 置,在该导电体或是该半导体之下部之该半导体基 板的部 分乃具有高导电性的领域,而该领域主要是扩展至 台状领 域之下部以外的领域。5.如申请专利范围第4项之 绝缘闸型半导体装置,表示高 导电性领域,其中该导电体或该半导体之正下方部 分之导 电率,乃较其他部分的导电率为小。6.一种绝缘闸 型半导体装置之制作方法,其主要特征包括 :在半导体基板上形成应作为绝缘膜之绝缘膜与应 作为闸 电极而具有第1导电性之皮膜的工程,选择性地除 去该导 电性皮膜,该绝缘膜与该半导体基板的一部分,而 在半导 体基板上形成台状部分以及位于其上方应成为闸 电极之部 分的工程,整面地形成由金属或半导体所构成之具 有第2 导电性之皮膜的工程,藉异方性蚀刻法对该第2导 电性皮 膜蚀刻,而在由该台状部分之侧面与该半导体基板 所包围 之领域,则如使其上面位于与该台状部分之顶面实 质上相 同或较低之位置般地残留该第2导电性皮膜的一部 分。7.如申请专利范围第6项之绝缘闸型半导体装 置之制作方 法,在半导体基板上形成台状部分以及位于其上方 而应作 为闸电极之部分之工程后,乃包括有形成具有耐蚀 性之皮 膜的工程。8.一种绝缘闸型半导体装置之制作方 法,其主要特征包括 :在半导体基板上形成应作为闸绝缘膜之绝缘膜与 应作为 闸电极而具有第1导电性之皮膜的工程,选择性地 除去该 导电性皮膜,而形成应作为闸之部分之工程,在成 为该闸 电极之部分之至少上面形成具有耐蚀性之皮膜的 工程,将 应作为闸电极之部分当作屏罩,而除去该绝缘膜与 该半导 体基板的一部分,且在半导体基板上形成台状部分 以及位 于其上方而应作为闸电极之部分之工程,将由金属 或半导 体所形成之具有第2导电性之皮膜整面地密接在该 半导体 基板而形成之工程以及藉异方性蚀刻法对该第2导 电性皮 膜蚀刻,而在由该台状部分之侧面与该半导体基板 所包围 之领域,则如使其上面位于实质上与该台状部分之 顶面相 同或较低之位置般地残留该第2导电性皮膜的一部 分之工 程。9.一种绝缘闸型半导体装置之制作方法,其主 要特征包括 :在半导体基板上形成应作为闸绝缘膜之绝缘膜, 作为闸 电极而具有第1导电性之皮膜与具有耐蚀性之皮膜 的工程 ,选择性地除去该耐蚀性皮膜,该导电性皮膜,该绝 缘膜 与该半导体基板的一部分,而在半导体基板上形成 台状部 分以及位于其上方之应作为闸电极之部分的工程, 将由金 属或半导体所形成之具有第2导电性之皮膜整面地 密接在 该半导体基板上而形成之工程以及藉异方性蚀刻 法对该第 2导电性皮膜蚀刻,在由该台状部分与该半导体基 板所包 围之领域,则如使其上面位于实质上与该台状部分 之顶面 相同或较低之位置般地残留该第2导电性皮膜的一 部分。10.如申请专利范围第6,7,8或9项之绝缘闸型 半导 体装置之制作方法,在形成第2导电性皮膜之前,乃 具备 有形成将应成为闸之部分当作屏罩而扩散有不纯 物的领域 之工程。11.如申请专利范围第10项之绝缘闸型半 导体装置之制作 方法,在残留第2导体性皮膜之后,乃具备有将闸绝 缘膜 以及残留之第2导电性皮膜当作屏罩,而更扩散有 不纯物 之工程。12.如申请专利范围第4项之绝缘闸型半导 体装置,在被 形成于半导体基板上之台状部分以及位于其下方 之部分, 为第2导体性皮膜所残留部分所挟持之部分的导电 率,乃 较为由形成在所残留之导电性皮膜之下部之半导 体基板而 具有导电性之领域所挟持的部分为小。第1图系表 习知 LDD型MISFET。第2图系表习知LDD型MISFET,而系用以改 良第1图所示者。第3图系表本发明之MISFET之一实 施例 。第4图系表本发明之MISFET之一实施例。第5图系 表本 发明之MISFET之一实施例。第6图系表本发明之MISFET 之 制作方法之实施例。第7图系表本发明之MISFET之制 作方 法之实施例。第8图系表本发明之MISFET之制作方法 之实 施例。第9图系表本发明之MISFET之制作方法之实施 例。 第10图系表本发明之MISFET之制作方法之实施例。 第11图 系表本发明之MISFET之制作方法之实施例。第12图 系表本 发明之MISFET之制作方法之实施例。第13图系表本 发明之 MISFET之制作方法之实施例。第14图系表本发明之 MISFET 之制作方法之实施例。第15图系表本发明之MISFET 之制作 |
