| 主权项 |
1.一种半导体装置,系形成于表面具有段差之半导体基板上者,其特征为具备:第一电晶体,系由隔着第一闸极氧化膜而形成于段差低部之第一闸极电极、及形成于前述第一闸极电极附近之第一源极/汲极层所构成;以及第二电晶体,系由隔着第二闸极氧化膜而形成于段差高部之线宽较前述第一闸极电极宽的第二闸极电极、及形成于前述第二闸极电极附近之第二源极/汲极层所构成。2.如申请专利范围第1项之半导体装置,其中,系具备有:一导电型及反导电型半导体层,系以前述半导体基板上之段差部为边境而形成;以及元件分离膜,系形成于段差低部与段差高部的边界线上。3.如申请专利范围第1项或第2项之半导体装置,其中,前述第一电晶体系构成普通耐压的MOS电晶体,而前述第二电晶体则构成高耐压MOS电晶体。4.一种半导体装置之制法,系于表面具有段差之半导体基板上形成第一及第二电晶体者,其特征为具备:于段差低部形成第一闸极氧化膜之步骤;于段差高部形成第二闸极氧化膜之步骤;于前述第一及第二闸极氧化膜上形成导电膜之后,以有机膜及光阻膜作为遮罩将该导电膜施行图案化处理而形成第一闸极电极及线宽较该第一闸极电极宽的第二闸极电极之步骤;于前述第一闸极电极附近形成第一源极/汲极层而形成第一电晶体之步骤;以及于前述第二闸极电极附近形成第二源极/汲极层而形成第二电晶体之步骤。5.如申请专利范围第4项之半导体装置之制法,其中,系具备有:以前述半导体基板上之段差部为边境而形成一导电型半导体层及反导电型半导体层之步骤;以及于段差低部与段差高部之边界线上形成元件分离膜之步骤。6.如申请专利范围第5项之半导体装置之制法,其中,系利用LOCOS法而于前述基板上形成段差部。图式简单说明:第1图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第2图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第3图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第4图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第5图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第6图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第7图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第8图系本发明第一实施态样之半导体装置之制造方法的剖面示意图。第9(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第10(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第11(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第12(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第13(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第14(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第15(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第16(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第17(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第18(a)及(b)图系本发明第二实施态样之半导体装置之制造方法的剖面示意图。第19图系习知半导体装置之制造方法的剖面示意图。第20图系习知半导体装置之制造方法的剖面示意图。第21图系习知半导体装置之制造方法的剖面示意图。第22图系习知半导体装置之制造方法的剖面示意图。第23图系习知半导体装置之制造方法的剖面示意图。第24图系习知半导体装置之制造方法的剖面示意图。第25图系习知半导体装置之制造方法的剖面示意图。第26图系习知半导体装置之制造方法的剖面示意图。 |
