发明名称 半导体记忆体及系统
摘要 复数记忆体单元分别设置于复数字线及位元线对之交叉位置。字线驱动电路随着从待命期间至有效期间之移转,使前述复数字线之任一者活化。第1预充电电路于待命期间将前述位元线对连接于预充电电压线,随着前述字线驱动电路之动作开始,使前述位元线对之至少存取侧与前述预充电电压线分离。感测放大器于前述字线驱动电路之动作开始后,使对应前述位元线对之节点对之电压差放大。开关电路设置于前述位元线对及前述节点对间。前述开关电路在前述字线驱动电路之动作开始之时间点,将前述位元线对之存取侧连接于前述节点对之存取侧,在前述感测放大器之动作开始之时间点,将前述位元线之非存取侧与前述节点对之非存取侧分离。
申请公布号 TW200737192 申请公布日期 2007.10.01
申请号 TW095110758 申请日期 2006.03.28
申请人 富士通股份有限公司 发明人 小林广之
分类号 G11C11/407(2006.01) 主分类号 G11C11/407(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本