| 主权项 |
1.一种能够追踪并校准一二进制接收器参考信号之相位,与一进入串列二进制资料流之相位的全数位方法,其中,该进入串列二进制资料流系具有一导自具有某一特定标称频率与容许度之远方非同步振荡器的位元速率,此种方法包括有:自该进入串列二进制资料流之迁移动作,取样其迁移波缘之位置;以及以数位方法分析该迁移波缘之位置,藉着该等迁移位置与一具有相同于该远方振荡器之特定标称频率与容许度之相位调整本地参考信号相比较,而决定该进入串列二进制资料流,相对于一本地参考信号之平均波缘位置。2.如申请专利范围第1项之方法,尚包括有提供可使该二进制本地参考信号行相对相位偏移之数位命令信号,以期降低该进入串列二进制资料信号,与该二进制本地参考信号之间的相位差。3.如申请专利范围第2项之方法,其中提供可使该二进制本地参考信号行相对相位偏移之数位命令信号之该步骤,包括提供某种由具有不同基频之多数时规元件所构成之宽带频谱,以补偿该本地参考信号之步骤。4.如申请专利范围第3项之方法,其中该多数时规元件包括有第一种和第二种之型式,该第一种型式包括有多数时间相等之周期,以及该第二种型式包括有一时间不等之周期,而使该本地参考信号之平均脉波速率,等于该进入串列二进制资料之脉波速率,藉以使资料之恢复,即使在该进入串列二进制资料流内,有数千个位元値未改变之运行长度的情况下,仍然能够精确地进行。5.如申请专利范围第2项之方法,其中提供可行相对相位偏移之数位命令信号的该步骤包括:可在一多级段之延迟线中使该本地参考信号延迟之步骤;以及产生一可表示该多级段之延迟线中,那一级段将可提供正确之360度相位偏移的端级指标(ESP)6.如申请专利范围第5项之方法,其中提供可行相对相位偏移之数位命令信号的该步骤,包括一旦在该延迟有必要超过360度之相位时,可使该ESP有效地连接该延迟线之第一级段,俾将该参考信号之相位偏移的级段选择,绕回至该本地延迟线之第一级段。7.一种可调整参考时钟信号之相位,以追踪进入接收之串列资料的方法,其包括有一种可分析该接收之串列资料内相对于该参考时钟信号之二进迁移波缘位置,而决定该接收之串列资料平均波缘位置之方法,此方法包括有:a.于该串列接收资料之迁移动作到达之际,将一脉波注入一串联连接之多数单位延迟单元内,而开始产生一时规脉波列,每一该单位延迟单元,均具有一输入端子、一中间端子、和一输出端子;b.将该等单位延迟单元之输入端子、中间端子、和输出端子,连接成一波缘分布分析电路,以便能够取样并分析该脉波列;c.于该参考时钟信号之选定迁移动作发生时,取样每一该输入端子、中间端子、和输出端子;d.以组合方式将该取样之信号与该参考时钟信号相互连接,以提供上述接收资料之迁移动作,相对于该参考时钟信号之选定迁移动作之间,系过早(E)或过晚(L)之运行计数差数;以及e.分析该过早对过晚之计数差,以产生一可调整该参考时钟信号相位之校准信号,而使该过早对过晚之差(E-L)趋至零。8. 如申请专利范围第7项之方法,其中该组合互连方式,亦可提供该接收资料之迁移动作,系较第一预定之时间过早之数目,和该接收资料之迁移动作,系较第二预定之时间过晚之数目间的运行计数差,此一差値称做I-O;以及分析该计数差以产生一可调整该参考时钟信号相位之校准信号,而使该I-O计数差趋于一正最大値。9.如申请专利范围第7项之方法,其中该(I-O)计数系用以校准180度之相位偏移,以及该(E-L)计数系用以校准90度之相位偏移。10.如申请专利范围第9项之方法,其中之极小(E-L)计数与极大(I-O)计数,系该串列接收资料中之相位校准测量値。11.一种全数位锁相回路,包括有:可取样该进入串列二进资料之迁移波缘位置的装置;可产生一宽频时规信号之装置;可调整该宽频时规信号之偏移相位之装置;可将该偏移之宽频时规信号,与该进入串列二进资料之波缘位置进行比较,并分析此比较之结果的装置,该可调整偏移该宽频时规信号之装置,可响应该分析之比较结果。12.如申请专利范围第11项之装置,其中该比较装置可提供一统计之平均迁移波缘位置,以及该可调整相位偏移之装置,可使该宽频时规之相位,追踪该统计之平均迁移波缘位置。13.如申请专利范围第11项之装置,其中该产生一宽频时规之装置,包括可使该宽频时规具有一至少包含第一和第二基频之频谱的装置,该第一基频系对应于该本地参考时钟信号之周期乘以N之频率,其中N为该补偿宽频时规内之脉波数目;以及其中该第二基频系对应于与T1+T2相等之周期,此处,T1=1/Fr,以及T2=1/(Fr-Ft),其中,Fr等于该接收器之本地时钟信号之频率,以及Ft等于该远时钟信号之频率。14.如申请专利范围第11项之装置,其中该可调整偏移该宽频时规之装置,包括有一360度移相器。15.如申请专利范围第14项之装置,其中该360度移相器包括有:可在一长链之延迟元件的输出端中,正确分辨出那一输出端能够使该延迟线中之信号,恰好与正传递于该延迟线中之信号同相的装置;可自该延迟元件链中,将该辨明之输出端标示为端点的装置;以及可在要求一大于该端点所能提供之延迟値时,使该串列连接之延迟元件中之第一元件的抽头,能够提供次一输出延迟値,以使该等延迟元件之长链,能够在该端点处被绕回之装置。第1a图系一功能图,它显示一可提示一种采用某种本地产生之『补偿式宽频时规』和演算资料迁移平均化之全数位资料恢复系统的发送接收机;第1b图系第1a图之系统之另一实施例的方块图,其系采用一预处理区块;第2a图系上述补偿宽频时规产生器与调整器的方块图;第2b图系有关第1a图与第1b图的时序图;第2c图系一DCD预处理器之方块图;第3图系第1a图与第1b图之波缘分布取样器区块之实施例的逻辑方块图;第4a图与第4b图系显示上述相位调整判定功能中所用之时序图与分析;第5a,5b,5c图至第8a,8b,8c图系分析上述I-O试验方法之例示图;第9a图至第9e图系分析不同资料迁移分布之分布试验方法的例示概要图;第10图系可显示上述相位调整判定区块中产生之上/下命令的真値表组合情形;第11图系另一波缘分布取样器之实施例的方块图;第12图系第2a图之位元串列器的示意图;第13a图系第2a图之一1/2Tb延迟元件的方块图;第13b图系上述1/2Tb延迟元件之延迟单元的示意图;第14a图系第2a图之取样暂存器之方块图;第14b图系第2a图之时规调整判定电路之方块图;第14c图系第14a图之电路的时序图;第14d图系第14b图之状态解码逻辑单元的逻辑真値表分析;第15a图系第14b图之调整更新控制单元的时间区分布;第15b图系第14b图之调整更新控制单元的逻辑真値表;第16图系上述数位调整延迟单元之方块图;第17图系第16图之时序图;第18图系上述360度移相范校准器之方块图;第19图系上述旋转移相控制单元之一实施例的方块图;第20图系第19图之暂存器级段之逻辑图;以及第21图系第20 |
