| 主权项 |
1.一种在通讯网路(200)中用于分封交换节点(300)的 线路 转接器(401.402),包含可程式处理装置(SPP),用以接 收(138)及传送(137)固定长度或可变长度的数据封包 ,此 线路转接器之特征在于其又包含:缓冲该等数据 封包的 装置(132);识别该谖冲装置中该等数据封包的装 置; 在储存装置(131)中以单一指令使该识别装置处 于等候 状态之装置(图15);以另一单一指令自该储存装 置(131 )使该识别装置解除等候状态之装置(图16);释出 该缓 冲装置之装置;其中每一该等候及解除等候指令皆 包含由 该处理装置以平行方式执行的三个运算:对该识 别装置 的算术与逻辑(ALU)运算;对该储存装置的记忆运 算; 以及顺序运算。2.根据申请专利范围第1项之可 程式转接器,其中:该 缓冲装置包含将该等数据封包写入及读出固定长 度的缓冲 器(800)之装置,且写入及读出时系在一直接记忆体 存取 模组(134)之控制下:该储存装置包含分别储存该 识别 装置之装置(131),且储存时系在该处理装置(SPP)之 控制 下。3.根据申请专利范围第2项之可程式转接器,其 中该识别 装置包含:识别该等缓冲器的若干缓冲器指标(B, 该等 缓冲器指标系堆叠在一个或多个缓冲器列表(B中; 识别 该等缓冲器列表(B的若干封包指标,该等封包指标 系堆叠 在一个或多个封包列表(P中;识别该等封包列表( P的若 干伫列指标,该等伫列指标系堆叠在一个或多个伫 列列表 (Q中;且其中每一列表皆包含一前置区,用以储存与 此列 表所含数据有关的任何类资讯。4.根据申请专利 范围第3项之可程式转接器,其中该缓冲 器列表之前置区包含:在数据封包起始码中所含的 控制及 路由资讯。5.根据申请专利范围第3项之可程式转 接器,其中该封包 指标与该伫列指标的每一列表指标包含:一识别 指标列 表的第一栏位(LID);一识别次一指标的第二栏位( TAIL ),用以连接到该指标列表;一识别该指标列表中 第一 指标的第三栏位(HEAD)。6.根据申请专利范围第3项 之可程式转接器,其中每一缓 冲器指标包含:一识别缓冲器的第一栏位(BID); 一 识别该缓冲器中第一数据单元的第二栏位(FEP); 一识 别该缓冲器中最后数据单元的第三栏位(LEP);一 识别 该缓冲器中现行数据单元的第四栏位(CEP);以及 一用 来作为状态指示码的第五栏位(SF)。7.根据申请专 利范围第6项之可程式转接器,其中:各 缓冲器列表为固定长度;当所要储存的数据封包 大于单 一缓冲器列表所能容纳时,可将各缓冲器指标堆叠 在复数 个缓冲器列表中;以及该状态指示码的旗标系设 在每一 缓冲器列表的最后缓冲器指标中,以便确保该数据 封包的 不同列表间之相关性。8.根据申请专利范围第5项 之可程式转接器,其中该等候 指令包含:使列表指标的TAIL栏位递增之装置; 同时 储存由指标列表中TAIL栏位所识别的指标之装置, 而此指 标列表系由LID栏位所识别;产生列表已空(E)或列 表已 满(F)指示码之装置。9.根据申请专利范围第5项之 可程式转接器,其中该解除 等候指令包含:使列表指标的HEAD栏位递增之装 置; 同时读出由指标列表中HEAD栏位所识别的指标之装 置,而 此指标列表系由LID栏位所识别;产生列表已空(E) 或列 表已满(F)指示码之装置。10.根据申请专利范围第8 或第9项之可程式转接器,其 中该指令又包含:测试该列表已空(E)或列表已满 (F)指 示码之装置。11.根据申请专利范围第3项之可程式 转接器,其中对数 据封包缓冲装置的管理,系利用内含整体缓冲器指 标的一 永久性列表(即自由缓冲器列表)而实现。12.根据 申请专利范围第1项之可程式转接器,其中该处 理装置包含:一算术与逻辑单元;一暂存储存 器; 一定序器;一指令储存器;一直接存取记忆体 模组; 一实体记忆体位址产生器。13.一种在一分封交 换节点(300)的线路转接器(401.402) 中使固定长度或可变长度的数据封包处于等候状 态或解除 等候状态的方法,该线路转接器包含可程式处理装 置(SPP )、缓冲装置(132)、及储存装置(131),用以接收(138) 及 传送(137)固定长度或可变长度的数据封包,该方法 之特 征在于其包含下列各步骤:在该缓冲装置中缓冲 该等数 据封包(132);定义出识别装置,并且识别该缓冲装 置 以及该缓冲装置中之该等数据封包;在储存装置 (131) 中以单一指令使该识别装置处于等候状态(图15); 以另 一单一指令自该储存装置(131)使该识别装置解除 等候状 态(图16);其中每一该等候及解除等候指令皆包含 由该处 理装置以平行方式执行的三个运算:对该识别装 置的算 术与逻辑(ALU)运算;对该储存装置的记忆运算;以 及 顺序运算。14.根据申请专利范围第13项之方法, 其中:该缓冲装 置包含将该等数据封包写入及读出固定长度的缓 冲器(800 )之装置,且写入及读出时系在一直接记忆体存取 模组( 134)之控制下:该储存装置包含分别储存该识别 装置之 装置(131),且储存时系在该处理装置(SPP)之控制下 。15.根据申请专利范围第14项之方法,其中该识别 装置包 含:识别该等缓冲器的若干缓冲器指标(B,该等缓 冲器 指标系堆叠在一个或多个缓冲器列表(B中;识别 该等缓 冲器列表(B的若干封包指标,该等封包指标系堆叠 在一个 或多个封包列表(P中;识别该等封包列表(P的若 干伫列 指标,该等伫列指标系堆叠在一个或多个伫列列表 (Q中; 且其中每一列表皆包含一前置区,用以储存与此列 表所含 数据有关的任何类资讯。16.根据申请专利范围第 15项之方法,其中该缓冲器列表 之前置区包含:在数据封包起始码中所含的控制及 路由资 讯。17.根据申请专利范围第15项之方法,其中该封 包指标与 该伫列指标的每一列表指标包含:一识别指标列 表的第 一栏位(LID);一识别次一指标的第二栏位(TAIL),用 以连接到该指标列表;一识别该指标列表中第一 指标的 第三栏位(HEAD)。18.根据申请专利范围第15项之方 法,其中每一缓冲器指 标包含:一识别缓冲器的第一栏位(BID);一识别 该 缓冲器中第一数据单元的第二栏位(FEP);一识别 该缓 冲器中最后数据单元的第三栏位(LEP);一识别该 缓冲 器中现行数据单元的第四栏位(CEP);以及一用来 作为 状态指示码的第五栏位(SF)。19.根据申请专利范围 第18项之方法,其中:各缓冲器 列表为固定长度;当所要储存的数据封包大于单 一缓冲 器列表所能容纳时,可将各缓冲器指标堆叠在复数 个缓冲 器列表中;以及该状态指示码的旗标系设在每一 缓冲器 列表的最后缓冲器指标中,以便确保该数据封包的 不同列 表间之相关性。20.根据申请专利范围第17项之方 法,其中该等候指令包 含下列各步骤:使列表标的TAIL栏位递增;同时 储存 由指标列表中TAIL栏位所识别的指标,而此指标列 表系由 LID栏位所识别;产生列表已空(E)或列表已满(F)指 示 码。21.根据申请专利范围第17项之方法,其中该解 除等候指 令包含下列步骤:使列表指标的HEAD栏位递增; 同时 读出由指标列表中HEAD栏位所识别的指标,而此指 标列表 系由LID栏位所识别;产生列表已空(E)或列表已满 (F) 指示码。22.根据申请专利范围第20或第21项之方法 ,其中该指令 又包含下列步骤:测试该列表已空(E)或列表已满 (F)指 示码。图1所示者系所需处理时间(或每秒指令数) 对本发 明所支援不同线路流通量之函数。图2所示者系高 速分封 交换网路之典型模型,其中包括根据本发明的接取 节点及 传输节点。图3所示者系根据本发明的高速路由点 ( Routing Point)。图4所示者系根据本发明的可程式高 性 能转接器。图5所示者系在根据本发明的中继线转 接器( Trunk Adapter)中接收及传送数据流动。图6所示者系 根 据本发明的缓冲器、封包、及伫列构造。图7所示 者系根 据本发明的封包分段机制。图8所示者系根据本发 明的缓 冲器指标(Buffer Pointer)构造。图9所示者系根据本 发 明的列表指标(List Pointer)构造。图10所示者系根据 本 发明的List作业。图11所示者系根据本发明的List作 业。 图12所示者系根据本发明的自由缓冲器列表(Free Buffer List)构造。图13所示者系根据本发明的处理机功能 构造 。图14所示者系根据本发明的解除等候机制。图15 所示者 系根据本发明的等候机制。图16所示者系根据本 发明的解 |
