| 摘要 |
Die Erfindung betrifft eine Anordnung, bei der von einer Protokoll-Recheneinheit (PMC), die mit einem Rechner (PC) über eine Schnittstelle (PCS) verbunden ist, Daten in einen Wissensbasis-Speicher (KBM) in Form eines Dual-Ported-RAMs schreibbar und aus diesem vom Fuzzy-Logic-Koprozessor (FLC) lesbar sind und bei der ein Teil der vom Fuzzy-Logic-Koprozessor erzeugten Signale (AFLC) eines Adreßbusses in einem FIFO-Speicher (FIFO) durch eine Synchronisationsschaltung (SYNC) synchronisiert einschreibbar und von der Protokoll-Recheneinheit auslesbar sind. Ferner betrifft die Erfindung ein Verfahren, bei dem eine schritthaltende Fehlersuche (on-line-debugging) möglich ist, ohne daß dabei eine Wirts-Recheneinheit (MC) des Fuzzy-Logic-Koprozessors hiermit belastet wird und dadurch ein Fuzzy-Regler bei der Emulation ein anderes Zeitverhalten aufweist als im Normalbetrieb. <IMAGE>
|
