发明名称 | 半导体器件 | ||
摘要 | 作为纵向MOS FET的沟槽内壁面的栅绝缘膜,采用复合栅膜时,不产生因栅外加电场而形成的栅阀值电压变动,可获得可靠性高,特征稳定而优质的纵向MOS FET。本发明的构成特征是作为装在半导体器件内的纵向MOS FET的截面大体是U字形沟的内壁面栅绝缘膜,采用至少叠合氧化膜和氮化膜的复合栅膜,前述复合栅膜的氧化膜换算膜厚和前述沟上部拐角部分曲率半径这样设定,使前述沟上部的拐角部分的复合栅膜击穿电场强度范围为2.5MV/cm-5.0MV/cm。 | ||
申请公布号 | CN1090680A | 申请公布日期 | 1994.08.10 |
申请号 | CN93120516.6 | 申请日期 | 1993.10.22 |
申请人 | 株式会社东芝 | 发明人 | 马场喜朗;柳谷谕;松田升;开俊一 |
分类号 | H01L29/784 | 主分类号 | H01L29/784 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 叶恺东;肖掬昌 |
主权项 | 1、一种具有纵向绝缘栅型场效应晶体管的半导体器件,它设置有:第一导电型的半导体衬底;具有设在该半导体衬底主面上的低杂质浓度的漏极区域用的第1导电型的第1半导体层;设在该第1半导体层上面的沟道区域形成用的第2导电型的第2半导体层;设在该第2半导体层表层部分的一部分上的源极区域用的第1导电型的第3半导体层;从该第3半导体层中央部分表面贯通前述第2半导体层一部分,达到上述第1半导体层,在像这样设置的截面大致成U字形的沟内壁面上形成的栅绝缘膜;在该栅绝缘膜上设置成埋住前述沟的栅电极;盖在该栅电极以及前述第2半导体层的露出表面上的绝缘膜;通过设在该绝缘膜上的接触孔,与前述栅电极接触的栅配线;通过设在前述绝缘膜上的接触孔,与前述第3半导体层接触的源电极;设在前述半导体衬底背面的漏电极;其特征是,作为前述沟内壁面的栅绝缘膜,采用至少是氧化膜和氮化膜叠合的复合栅膜,设定前述复合栅膜的氧化膜换算膜厚以及前述沟上部拐角部分曲率半径,使前述沟上部的拐角部分的复合栅膜的击穿电场强度在2.5MV/cm-5.0MV/cm的范围。 | ||
地址 | 日本神奈川县 |