| 发明名称 |
AUTOMATIC DESIGNING METHOD FOR LOGIC CIRCUIT, DEVICE THEREFOR AND MULTIPLIER |
| 摘要 |
|
| 申请公布号 |
JPH06203098(A) |
申请公布日期 |
1994.07.22 |
| 申请号 |
JP19920348269 |
申请日期 |
1992.12.28 |
| 申请人 |
MATSUSHITA ELECTRIC IND CO LTD |
发明人 |
TSUBATA SHINTARO;NISHIYAMA TAMOTSU |
| 分类号 |
G06F7/53;G06F7/52;G06F17/50;(IPC1-7):G06F15/60 |
主分类号 |
G06F7/53 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
