| 摘要 |
L'invention concerne un processeur d'images numériques à circuit de décalage et d'addition (1) qui se compose de deux sections (3) et (5) comprenant chacune une bascule (10, 22) et permettant de verrouiller un signal entrant, d'un additionneur (18, 28) qui permet d'additionner les sorties de deux canaux en provenance de la bascule avec un retard programmable (14, 26), et d'une échelle de comptage de décalage de bits (20, 30) permettant de générer des fonctions de "puissances de deux" à partir de la sortie de l'additionneur. Ledit processeur peut être configuré pour exécuter des fonctions de filtrage à une ou deux dimensions par sélection de l'entrée de la seconde section (5) soit à partir de la sortie de la première bascule (10) soit à partir des pixels retardés d'au moins une ligne par rapport à l'entrée des pixels dans la première section (3). |
