首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 TEST MODE SETTING SYSTEM FOR INTEGRATED CIRCUIT
摘要
申请公布号 JPH0627204(A) 申请公布日期 1994.02.04
申请号 JP19920180062 申请日期 1992.07.07
申请人 FUJITSU LTD 发明人 KIRINAKA MASAKI
分类号 G01R31/28;G01R31/3185;H01L21/66;H01L21/82;H03K19/00;(IPC1-7):G01R31/28 主分类号 G01R31/28
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com