发明名称 Dispositif de traitement de données ayant une architecture à instruction commune agissant sur des données multiples.
摘要 <P>Dispositif de traitement de données comprenant une pluralité (VP) de processeurs élémentaires (EP) opérant en parallèle selon un mode dit à instruction commune agissant sur des données multiples, et des moyens (VSU) pour traiter collectivement des données issues (OB1 - OBn) desdits processeurs élémentaires. Le dispositif est muni d'un chemin chaîné de données (DP) pour faire communiquer un processeur élémentaire quelconque avec au moins un processeur élémentaire adjacent. Des moyens d'entrée (13) et de sortie (19) permettent de communiquer avec un bus d'entrée (ID) commun. Le traitement met en œuvre des unités de transformation vecteur-scalaire (VSU), scalaire-vecteur (SVCU) et scalaire-scalaire (SSU). Chaque dispositif dispose de moyens d'interface pour l'associer soit à d'autres dispositifs identiques soit à des organes externes (mémoire, contrôleur, table de stockage de données...).</P>
申请公布号 FR2692702(A1) 申请公布日期 1993.12.24
申请号 FR19920007349 申请日期 1992.06.17
申请人 PHILIPS LABO ELECTRONIQUE 发明人 DURANTON MARC
分类号 G06F15/18;G06F15/80;G06N99/00;(IPC1-7):G06F15/80;G06F15/16 主分类号 G06F15/18
代理机构 代理人
主权项
地址