| 摘要 |
<P>Interface programmable (10) destinée à recevoir sur N ports d'entrée (INj, J-1, 2, ...., N) des informations (IFj) provenant de N supports (SPTj) d'entrée distincts de transmission d'information: <BR/> - un circuit (100) d'identification apte à recevoir les informations (IFj) venant des N ports d'entrée (INj), et à fournir N signaux d'identification (IDj) distincts caractéristiques des supports d'entrée, <BR/> - au moins un circuit de réception (200) des informations (IFj), comprenant un contrôleur de bit d'entrée (210) programmable, <BR/> - un microprocesseur (400) apte à recevoir, d'une part, les signaux d'identification (IDj) provenant du circuit d'identification (100), et, d'autre part, les informations (IFj) provenant du circuit de réception (200), et également apte à commander des moyens (500) de programmation fournissant au contrôleur de bit d'entrée (210) programmable des paramètres de contrôle de bit (PAj1, PAj2) ou de trame caractéristiques des supports d'entrée (STPj).</P>
|
