| 摘要 |
FLEKSIBILNI MAGISTRALNI SISTEM, koji podrazumeva niz medusobno spregnutih preko sistemske magistrale 12, za prenos zahteva izmedju niza jedinica tokom razlicitih ciklusa rada magistrale, naznacen time, sto je bar prva jedinica (14), snabdevena kolom za generisanje zahteva (14-140, 14-142, 14-144, 14-146) magistrali, pri cemu se svaki zahtev sastoji od niza razlicitih delova, gde svaki od delova podrazumeva bar jedan bit integriteta za verifikaciju kada je zahtev ispravno primljen na drugu jedinicu (16) u ciklusu rada magistrale; sto je druga jedinica (16) snabdevena kontrolnim kolom (16-1, 14-10) za verifikaciju ispravnosti raznih delova zahteva primljenih na drugu jedinicu (16); i sto je druga jedinica (16) snabdevena i odzivnim kolom (14-12), spregnutim sa kontrolnim kolom (14-10) i magistralom (12), pri cemu je odzivno kolo (14-12) uslovljeno kontrolnim kolom (14-10) na taj nacin, sto ako svi delovi primljenog zahteva nisu ispravni, onemogucava slanje signala odziva magistrali od strane druge jedinice (16); pri cemu kolo vremenske granice (20), spregnuto na magistralu za identifikaciju signala odziva, generise kontrolni signala kada ne uspe da identifikuje signal odziva u unapred odredjenom vremenskom intervalu posto prva jedinica (14) posalje zahtev magistrali; i pri cemu je prva jedinica (14) snabdevena i kolom ponovnog pokusaja (14-148) spregnutim sa kolom za generisanje zahteva. Prijava sadrzi jos 4 zavisna zahteva.
|
