| 摘要 |
<P>L'invention concerne un générateur de bit adhérent dans un multiplicateur, à virgule flottante, de nombres comprenant à champ de mantisse et champ d'exposant où les positions du bit de faible poids de mantisse avant arrondissement sont un bit rond (R) et des bits adhérents (S) Il comprend un additionneur (206) des compte de multiplicande et de multiplicateur à zéros suiveurs en produisant un compte de somme (FMTZTC); un moyen de choix (210) d'une constante correcte, à comparer au compte de somme pour déterminer un bit adhérent (S); et deux comparateurs (212, 214) pour comparer à deux constantes respectives (FMTZCSTV, FMTZCSTA) déterminées à partir du nombre de bits placés à droite du bit rond (R), afin d'engendrer un premier et une deuxième bits adhérents (FMX2STKA, FMX2STKV) de valeur zéro ou un selon que la sortie du comparateur respectif (212, 214) est un ou zéro; et un moyen (220) sensible au bit de débordement (FMSOV) pour choisir le bit adhérent approprié. L'invention concerne aussi un procédé correspondant.</P>
|
