| 摘要 |
<P>L'invention décrit un système à au moins deux transistors complémentaires, à canaux n et p, mais comportant une hétérostructure entre matériaux III-V. <BR/> Afin d'équilibrer les tensions de seuils dans les deux canaux n (2 DEG) et p (2GHG), au moins deux plans de dopage p (19) et n (20) sont inclus dans deux couches de l'hérostructure, à des niveaux compris entre les canaux (2 DEG, 2 DHG) et les électrodes de grilles (7, 8). Le plan de dopage n (20) est ensuite supprimé par gravure localisée à l'aplomb du transistor à canal p. <BR/> Application à la logique rapide.</P>
|
