| 主权项 |
1﹒一种半导体记忆元件包括:一多数个具有第一 及第二资料状态的正常记忆 晶元阵列(C1,C2);一多数个具有第一及第二资料状 态的多余记忆 晶元阵列(R1,R2),以便替代上述的正常记忆晶元阵 列(C1,C 2);一多数条输入/输出线以传递资料至记忆晶元阵 列或自记忆晶元阵 列输出资料;一多数条互补输入/输出线以传递互 补输入资料至记忆晶元 阵列或从记忆晶元阵列输出互补资料;一多数的第 一控制信号,以利用具 有上述第一资料状态的多余记忆晶元阵列替代同 样具有第一资料状态的不 正常记忆晶元阵列之运作;一多数的第二控制信号 ,以利用具有上述第二 资料状态的多丝记忆晶元阵列替代同样具有第二 资料状态的不正常记忆晶 元阵列之运作;其中,当具有第一资料状态的不正 常记忆晶元阵列被具有 第二资料状态的多余记忆晶元阵列替换时;或是当 具有第二资料状态的不 正常记忆晶元阵列被具有第一资料状态的多余记 忆晶元阵列斯替换时,即 有一控制电路10以传递上述的互补输入/输出资料 到上述的多数条输人 /输出线,且传输输入/输出资料到上述的多数条互 补输入/输出资斜线 。 2﹒如申请专利范围第1项之半导体记忆元件,其中, 所述的控制电路10包 括:一第一控制电路,用以控制具有第一资料状态 之多余记忆晶元阵列的 输入/输出资料;一第二控制电路,用以控制具有第 二资料状态之多余记 忆晶元阵列的输入/输出资料。 3﹒如申请专利范围第2项之半导体记忆元件,其中, 所述的第一控制电路包 括:一第一控制闸(40),用以输入由oR闸第一控制信 号和一个相反 的位址信号所产生之信号;一第一媒介(80),用以反 转第一输入资料 和相反的第一输入资料,来反应上述第一控制闸的 输出信号;一第二媒介(60),用以反转第一输出资料 和相反的第一输出资料,来反应上述第 一控制闸的输出信号。 4﹒如申请专利范围第3项之半导体记忆元件,其中, 第一控制闸是一个AN D闸(40)。 5﹒如申请专利范围第4项之半导体记忆元件,其中, 第一媒介的输出是传送 到上述的多数条输入/的出线以及其补充线;并且 此输出从此是被传送到 第二媒介上。 6﹒如申请专利范围第2项之半导体记忆元件,其中, 第二控制电路包括:一 第二控制闸(50),用以输入由OR闸第二控制信号和所 有位址信号所 产生之信号;一第三媒介(90),用以反转第二输入资 科和相反的第二 输入资料,来反应上述第二控制门的输出信号;一 第四媒介(70),用 以反转第二输出资料和相反的第二输出资料,来反 应上述第二控制门的输 出信号。 7﹒如申请专利范围第6项之半导体记忆元件,其中, 第二控制闸是一个AN D闸(50)。 8﹒如申请专利范围第7项之半导体记忆元件,其中, 第第三媒介的输出是传 送到上述的多数条输入/输出线以及其补充线;并 且此输出从此是被传送 到第四媒介上。 9﹒如申请专利范围第5项之半导体记忆元件,其中, 第一媒介包括:﹒两个 第一CMOS传输闸,开启(turnedon)以反应上述第一控制 闸 的输出信号;两个第二CMOS传输闸,开启(turnedon)以反 应上述第一控制闸门相反的输出信号;藉此传达同 样的输入资科。 10﹒如申请专利范围第9项之半导体记忆元件,其中 ,第二媒介包括:两个 第三CMOS传输闸,开启(turnedon),以反应上述第一控 制闸的输出信号;两个第四CMOS传输闸,开启(turnedon ),以反应上述第一控制门相反的输出信号因此,在 输出前,便使资料 反转(invert)。 11﹒如申请专利范围第5项之半导体记忆元件,其中 ,第一媒介的组成包括 有:一第一XNOR闸,用以接收第一控制闸的输出信号 和第一资料输 入信号;以及一第二XNOR闸,用以接收第一控制闸的 输出信号和相 反的第一资料输入信号。 12﹒如申请专利范围第11项半导体记忆元件,其中, 第二媒介的组成包括 有:一第三XNOR闸,用以接收第一控制闸的输出信号 和第一资料输 出信号;以及一第四XNOR闸,用以接收第一控制闸的 输出信号和相 反的第二资料输出信号。 13﹒如申请专利范围第8项之半导体记忆元件,其中 ,第三媒介包括:两个 第五CMOS传输闸,开启(turnedon),以反应上述第二控 制闸的输出信号;两个第六CMOS传输闸,开启(turnedon ),以反应上述第二控制闸的相反的输出信号;藉此 传达同样的输入资 料。 14﹒如申请专利范围第13项之半导体记忆元件,其 中,第四媒介包括:两 个第七CMOS传输闸,开启(turnedon),以反应上述第二 控制闸的输出信号;两个第八CMOS传输闸,开启( turnedo n),以反应上述第二控制闸的相反的输出信号;藉此 传达相反资料。 15﹒如申请专利范围第8项之半导体记忆元件,其中 ,第三媒介的组成包括 有:一个第五XNOR闸,用以接收第二控制闸的输出信 号和第二资料 输入信号;以及一个第六XNOR闸,用以接收第二控制 门的输出信号 和相反的第二资料输入信号。 16﹒如申请专利范围第15项之半导体记忆元件,其 中,第四媒介的组成包 括有一个第七XNOR闸,用以接收第二控制闸的输出 信号和第二资料 输出信号;以及一个第八X、NOR闸,用以接收第二控 制门的输出信 号和相反的穷二资料输出信号。图示简单说明 第l图表示一传统的电路结构以多余晶 元阵列替代半导体记忆元件中的不正常记忆 晶元; 第2图表示依据本创作,以一多余记忆 晶元阵列替代半导体记忆元件中的不正常记 忆晶元之一具体化的电路结构; 第3A图和第3B图,说明第2图中的资科 控制电路在多余晶元阵列中的读/写功能。 第4图说明本创作的另一具体代电路; 半导体记忆元件中的不正常记忆晶元以多余 晶元来替代,同时被分成数个晶元阵列方块 来表示。 |
