RISC MICROPROCESSOR ARCHITECTURE IMPLEMENTING FAST TRAP AND EXCEPTION STATE.

摘要

Mécanisme d'interruption rapide pour microprocesseur, selon lequel est entretenue une table d'interruption de vecteur comportant un espace pour diverses instructions dans chaque entrée de table. Lorsqu'une interruption rapide se produit, la commande est transférée directement dans l'entrée de table correspondant au numéro d'interruption. Le sous-programme de gestion d'interruption peut être installé complètement à l'intérieur de l'entrée de table, ou il peut transférer la commande à un code de sous-programme de gestion complémentaire.