| 主权项 |
1.一种半导体积体电路,系具备:电源端子;接地端子;内部电路,系接受从前述电源端子以及前述接地端子供给之电源电位以及接地电位;开关元件,系接受从前述电源端子经由电源配线供给之电源电位,并连接于输入端子或输出端子;专用接地线,系从前述接地端子拉出;以及电容元件,系连接于前述专用接地线与前述电源配线间。2.一种半导体积体电路,系具备:电源端子;接地端子;内部电路,系接受从前述电源端子以及前述接地端子供给之电源电位以及接地电位;开关元件,系接受从前述电源端子经由接地配线供给之接地电位,并连接于输入端子或输出端子;专用接地线,系从前述接地端子拉出;以及电容元件,系连接于前述专用电源线与前述接地配线间。3.一种半导体积体电路,系具备:电源端子;接地端子;内部电路,系接受从前述电源端子以及前述接地端子供给之电源电位以及接地电位;开关元件,系接受从前述电源端子经由电源配线供给之电源电位,并连接于输入端子或输出端子;专用接地线,系从前述接地端子拉出;第1电容元件,系连接于前述专用接地线与前述电源配线间;第2开关元件,系接受从前述接地端子经由接地配线供给之接地电位,并连接于前述输入端子或前述输出端子;专用电源线,系从前述电源端子拉出;以及第2电容元件,系连接于前述专用电源线与前述接地配线间。4.如申请专利范围第1项或第2项之半导体积体电路,其中,前述电容元件,系闸电容元件。5.如申请专利范围第1项或第2项之半导体积体电路,其中,前述电容元件,系扩散电容元件。6.如申请专利范围第1项或第2项之半导体积体电路,其中,前述电容元件,系于半导体基板上形成第1半导体电极,在该第1半导体电极上隔着电容绝缘膜积层形成有第2半导体电极而构成。7.如申请专利范围第3项之半导体积体电路,其中,前述第1及第2电容元件,系闸电容元件。8.如申请专利范围第3项之半导体积体电路,其中,前述第1及第2电容元件,系扩散电容元件。9.如申请专利范围第3项之半导体积体电路,其中,前述第1及第2电容元件,系于半导体基板上形成第1半导体电极,在该第1半导体电极上隔着电容绝缘膜积层形成有第2半导体电极而构成。10.如申请专利范围第1、2、3、7、8、9项中之任意一项半导体积体电路,其中,前述内部电路,系快闪记忆体。图式简单说明:第1图系显示本发明第1实施形态之半导体积体电路之等效电路图。第2图(a)至(c)系显示电容元件之构成例之概略剖面图。第3图系显示本发明第2实施形态之半导体积体电路之等效电路图。第4图系显示本发明第3实施形态之半导体积体电路之等效电路图。第5图系有关习知例之半导体积体电路之等效电路图。第6图系显示快闪记忆体之构成例之电路图。 |
