DRAM之输出缓冲器预充电控制电路

摘要

一种动态随机存取记忆体晶胞用之输出缓冲器预充电电路，包括有一闩锁器；控制电路；一输出缓冲器；及一预充脉冲产生部份。该电路进一步包括：由MOS(金属氧化物半导体) 电晶体组成之一资料转换信号产生部份；连接至该等MOS电晶体之闩锁器；用以接收来自预充脉冲产生部份之控制预充脉冲的反向器与反及闸；以及由MOS电晶体组成之一预充部份，此等MOS电晶体之闸极接收该资料转换信号产生部份之输出。在由CMOS准位转换至TTL(电晶体－电晶体逻辑) 准位期间可减少杂讯干扰，且有效资料会预先被充电或放电俾以增加处理速度。

主权项

1.一种动态随机存取记忆体(DRAM)晶胞用之输出缓 冲器预 充电电路,包括有一输出缓冲器5,该输出缓冲器5具 有: 一闩锁器1;控制电路2.3用以在接收该闩锁器1输出 及一 控制信号 TRST之后输出资料;MOS电晶体,由该控制电 路2.3之输出所驱动;一预充脉冲产生部份10用以对 应于 位址转换信号ATS输出控制预充脉冲DCPP;及一预充 部份9 用以接收该输出缓冲器5之输出DOUT;其特征在于该 输出 缓冲器预充电电路更包括一资料转换信号产生部 份15,而 其包含有:MOS电晶体M7.M8,用以在其各个闸极接收该 经制信号 TRST,及用以选择性地传输资料信号DB、DB 当 作欲供给至该预充部份9之资料输出信号D P、D1P; 闩锁 器11.12连接至该MOS电晶体M7.M8;以及反向器与反及 闸ND1.ND2用以从该预充脉冲产生部份10与反向器17. 18 接收该控制预充脉冲DCPP,该等反及闸之输出连接 于该等 反向器之输入;且其中该预充部份9包含MOS电晶体M5 .M6 ,其闸极接收来自该转换信号产生部份15之该等资 料输出