DISPOSITIF DE RETARD D'AU MOINS UN TRAIN DE DONNEES BINAIRES A HAUT DEBIT

摘要

Dispositif de retard d'au moins un train de données binaires à haut débit comprenant un premier et un second registre de type FIFO ("First-in Fist-out") à m entrées et à n mots séries et un compteur binaire délivrant un signal MSB ("Most Significant Bit"). Le dispositif comprend en outre un circuit de commande d'écriture-lecture dans lesdits registres comportant un circuit d'aiguillage d'un signal horloge alternativement vers chacun de ces deux registres pour permettre de réaliser simultanément l'écriture dans l'un des deux registres et la lecture de l'autre et réciproquement; un circuit de remise à zéro dynamique de ces registres immédiatement avant une phase d'écriture: et un circuit de génération d'un signal "Output Enable" de commande de ces registres pour permettre la sortie des données, préalablement entrées, n coup d'horloge après le début d'une phase d'écriture. L'invention trouve une application notamment dans le domaine des trains de données haut débit.