| 摘要 |
Circuit rapide qui exécute une multiplication-accumulation en mode sans signe et en mode de complément à deux et deux types de multiplication-accumulation en mode mixte avec une égale facilité. Ledit circuit est un ensemble (10) constitué de dix éléments additionneurs différents (FA1S, FA1A, FA2A, FAC, FACA, FACC, FAAC, FAAC3, HAC et HAC2, qui correspondent aux figures 13 à 22 respectivement). Ledit ensemble comporte deux opérandes d'entrée de multiplication (X et Y) et un terme d'accumulation (Z), chacun des trois pouvant être exprimé comme un développement de puissance binaire. L'addition finale des termes d'addition et de report de l'ensemble (10) est exécutée par un additionneur final (11) qui peut comprendre l'une quelconque des configurations possibles d'additionneurs, entre autres des additionneurs de type préanalyse complète des reports, sélection des reports et total conditionnel. La rapidité est obtenue grâce à l'utilisation d'éléments d'addition rapides ayant peu de retard aux portes, en additionnant toutes les rangées paires de l'ensemble, puis toutes les rangées impaires de l'ensemble et en additionnant ensuite la somme paire avec la somme impaire dans l'additionneur final (11) à l'aide de la technique de l'arbre de Wallace. Ledit circuit présente un haut degré de régularité et d'interconnectabilité, ce qui facilite un agencement compact dudit circuit. |
