| 摘要 |
<p>Circuit diviseur optimisé et procédé de mise en oeuvre du circuit. Selon le procédé, on détermine un rapport graphique Z-Z qui représente un rapport entre un premier rapport diviseur proportionnel à une plage de valeurs de reste déterminées antérieurement divisée par le diviseur et un deuxième rapport diviseur égal à une plage de valeurs de reste ultérieures divisées par le diviseur. Une table complète de référence est automatiquement générée sur la base du rapport graphique Z-Z qui comprend, pour chaque combinaison valable différente de diviseur et de prochaines valeurs de reste, soit un quotient correspondant soit un indicateur d'état indifférent. Une valeur d'état utilisée dans la mise en oeuvre logique du circuit est ensuite attribuée à chaque quotient différent. Le circuit comprend un circuit générateur multiple de diviseurs, un circuit de détermination de quotients et un circuit d'assimilation de quotients. Le circuit générateur multiple de diviseurs comprend un multiplexeur multiple de diviseurs. Le circuit de détermination de quotients comprend un circuit de détermination du prochain reste partiel et un circuit de sélection du prochain quotient. Le circuit d'assimilation de quotients soustrait les valeurs négatives des quotients des valeurs positives afin de déterminer une valeur finale du quotient.</p> |
