发明名称 FRACTIONAL N/M SYNTHESIS
摘要 Un synthétiseur de fréquence utilise un démultiplicateur de fréquence (103) et un multiplicateur de fréquence (403) dans la boucle de réaction. La séparation de fréquence minimale entre deux canaux synthétisés contigus est égale à la fréquence de référence divisée par le rapport de multiplication du multiplicateur. Le rapport de division du démultiplicateur de fréquence (103), qui peut être analysé comme étant la somme d'un nombre entier et d'une partie fractionnaire, est modifié dans le temps par une séquence numérique, ce qui se traduit par un incrément de fréquence minimal égal à une fraction de la fréquence de référence. Le multiplicateur (403) sert à réduire les non-linéarités du synthétiseur de fréquence lorsque la partie fractionnaire du rapport de division entraîne une variation importante du rapport de division instantané, en réduisant le rapport de division effectif de la boucle.
申请公布号 WO9117605(A1) 申请公布日期 1991.11.14
申请号 WO1991US02743 申请日期 1991.04.22
申请人 MOTOROLA, INC. 发明人 BLACK, GREGORY, R.;HIETALA, ALEXANDER, W.
分类号 H03L7/183;H03L7/187;H03L7/197;H03L7/20;H04B1/38 主分类号 H03L7/183
代理机构 代理人
主权项
地址