Circuit for inserting a useful signal from a frame of a first digital signal using stuffing in a frame of a second digital signal and the use of this circuit.

摘要

1.Bei der Übertragung von Digitalsignalen ist oftmals der Einsatz von Impulsstopfverfahren notwendig. Zur Glättung des Taktes des rückgewonnenen Signals sind im Desynchronisierer PLL-Anordnungen notwendig. 2.Es wird eine Anordnung angegeben, bei dem auf eine analoge PLL-Anordnung, die viel Platz und Leistung benötigen, verzichtet werden kann. Die Anordnung weist einen digitalen Regelkreis auf, der auf einem digitalen Filter (F) und einem Pulsdichtemodulator (PDM), der die Stopfentscheidung in Abhängigkeit vom Ausgangswert des digitalen Filters (F) fällt, besteht. Ein Addierer (AD) ist vorgesehen, in dem das Maß für den mittleren Füllstand des elastischen Speichers des Synchronisierers, das im Rahmen des zweiten Digitalsignals (A) übertragen wurde und das Maß für den mittleren Füllstand des elastischen Speichers (ES') der Anordnung addiert werden. 3.Übertragung von Digitalsignalen mit Impulsstopfen. <IMAGE>