| 发明名称 |
METHOD AND APPARATUS FOR FORMING LAYOUT PATTERN OF SEMICONDUCTOR INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
EP0368625(A3) |
申请公布日期 |
1991.07.03 |
| 申请号 |
EP19890311525 |
申请日期 |
1989.11.07 |
| 申请人 |
FUJITSU LIMITED |
发明人 |
OHE, RYOICHI;YAMASHITA, KOICHI |
| 分类号 |
H01L21/822;G06F17/50;H01L21/82;H01L27/04;H01L27/118;(IPC1-7):G06F15/60 |
主分类号 |
H01L21/822 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
