| 摘要 |
Le convertisseur comprend une mémoire (SRAM) ayant un premier et un deuxième port, un circuit de gestion du premier port (SPM) relié au premier port, à une ligne multiplex synchrone entrante (ME) et à une ligne multiplex synchrone sortante (MS), et un circuit de gestion du deuxième port (APM) relié au deuxième port, à une liaison asynchrone entrante (LE) par l'intermédiaire d'une mémoire cellules (M) de type FIFO, et à une liaison asynchrone sortante (LS). Une commande (MF) extérieure au convertisseur, et appliquée aux circuits de gestion des ports permet de choisir le mode de fonctionnement du convertisseur; dans un premier mode (M32) chaque intervalle temporel d'une trame d'un multiplex synchrone est affecté à un canal de communication et dans un deuxième mode (M1) tous les intervalles temporels d'une trame synchrone sont affectés à un canal. |
