发明名称 PREPROCESSING, TIME-MULTIPLEX FAULT-STORING CIRCUIT ARRANGEMENT FOR TESTING REDUNDANT MEMORIES
摘要
申请公布号 HUT55158(A) 申请公布日期 1991.04.29
申请号 HU19890005277 申请日期 1989.10.11
申请人 TOTH,LASZLO,HU;KOVACS,FERENC,HU;RIBENYI,ANDRAS,HU;CSASZAR,GYOERGY,HU 发明人 TOTH,LASZLO,HU;KOVACS,FERENC,HU;RIBENYI,ANDRAS,HU;CSASZAR,GYOERGY,HU
分类号 G11C29/00;(IPC1-7):G11C29/00 主分类号 G11C29/00
代理机构 代理人
主权项
地址