首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 INTEGRATION CHECKING SYSTEM FOR SEMICONDUCTOR MEMORY
摘要
申请公布号 JPH02310885(A) 申请公布日期 1990.12.26
申请号 JP19890132008 申请日期 1989.05.24
申请人 NEC CORP 发明人 TAKESHIMA TOSHIO
分类号 G11C11/401;G11C11/409;G11C29/00;G11C29/34 主分类号 G11C11/401
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com