| 摘要 |
Le dispositif comporte un circuit de traitement du protocole CTP relié à un réseau TTA, une mémoire M ayant une mémoire d'émission et une mémoire de réception, une mémoire de commande d'émission FE et une mémoire de commande de réception FR. Les mémoires sont reliées au circuit de traitement par un bus de données BD et à un processeur de traitement du niveau 2.2 par un bus BP. Les mémoires de commande sont du type FIFO, la mémoire de commande d'émission FE étant écrite par le processeur et lue par le circuit de traitement, et la mémoire de commande de réception FR étant écrite par le circuit de traitement et lue par le processeur. Le circuit de traitement CTP émet et reçoit des cellules contenant des informations de signalisation, et assure des fonctions de niveau 2.1 du protocole : détection des erreurs de transmission cellule par cellule, détection des pertes ou des ajouts de cellules, fragmentation en cellules d'un message délivré par le processeur et désentrelacement des cellules relatives à plusieurs messages à la réception. |
