首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT
摘要
申请公布号 JPH02178776(A) 申请公布日期 1990.07.11
申请号 JP19880333576 申请日期 1988.12.28
申请人 TOSHIBA CORP 发明人 OKAZAKI NOBUO
分类号 H01L21/822;G06F17/50;H01L21/82;H01L27/04 主分类号 H01L21/822
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com