| 摘要 |
<p>L'invention concerne un circuit d'asservissement pour un dispositif comportant au moins un transistor monté en source de courant (T4). Pour asservir sa tension de repos moyenne à un niveau déterminé, ce circuit comprend : - des moyens d'asservissement de la tension Vgs dudit transistor (T4) par un suiveur translateur (T6 + T12) - le contrôle de la tension de décalage de ce suiveur par la charge d'une capacité (C2) - le chargement de cette capacité, en phase de calibration, par un décaleur (T8, D2, D4, T10) rebouclé sur la capacité, à travers un interrupteur commandé par une horloge (H). Application aux comparateurs et amplificateurs différentiels.</p> |
