| 主权项 |
1.一种集成电路数据处理系统，用于时间交叉准并行地执行多个过程，其特征在于它包括：一个用于产生多重脉冲时钟周期的序列的时钟发生器；一个定序器，用于在周期发生的时钟脉冲控制下输出顺序控制信号的连续周期，每一个不同顺序控制信号都和一个不同的过程相关；一个地址存储器，它由所说的定序器供给信号，用来存储多个指令存储器地址，每一个指令存储器地址都可由一个有关的顺序控制信号进行寻址；一个由所说的地址存储器供给信号的指令存储器，用于接收所说指令存储器地址；一个由所说的指令存储器供给信号的指令寄存器，用于接收这样寻址的一个指令；一个由所说地址存储器供给信号并且还有条件/数据输入端的地址产生器，用来产生一个转送给地址存储器的一个数据输入端的指令，它就是所研究过程的下一个随后的指令存储器地址，所说条件/数据输入端通过数据字的相互连接供给信号；一个有两个数据字输入端并且还有一个由所说指令寄存器供给的第一控制输入端的算术和逻辑单元，用于在现行指令控制下对在所说数据字输入端上可以接收到的两个数据字执行一个组合操作；一个具有由所说算术和逻辑单元供给信号的第三数据字输入端的缓冲存储器，用于从所说的组合中接收一个组合结果字，并且它还有一个第一数据字输出端，用于馈送所说的两个数据字输入中的一个预先规定的输入，所说的缓冲存储器有多个存储器位量，每一个位量都 |
