| 摘要 |
La présente invention décrit un égaliseur (10) pour équipement de transmission de données, qui réduit au minimum la durée totale du retard d'égalisation entre la "demande pour émettre" (DPE) et le moment où l'équipement est "prêt à émettre" (PAE). Le retard total DPE-PAE dudit égaliseur (10) est constitué par un retard dû à une séquence d'égalisation minimale requise pour permettre aux coefficients (25a, 25b...25n) de l'égalisateur de converger compte tenu d'un canal de faible distorsion donné. L'égaliseur (10) comprend: des premier et second filtres RFI (réponse finie à une impulsion) (20, 30) comportant chacun plusieurs prises (22a, 22b...22n) destinées à permettre le stockage d'échantillons de signaux de données dans le temps, plusieurs gains de prise (24a, 24b...24n) servant à multiplier les coefficients (25a, 25b...25n) de l'égaliseur avec les échantillons de données stockés, un actualisateur de coefficient (28) servant à comparer la somme des produits (26) des gains de prise avec une valeur idéale et à modifier les coefficients (25a, 25b...25n) de l'égaliseur en fonction de cette comparaison, ainsi qu'un processeur (50) servant à traiter les données de transmission en fonction des coefficients adaptés de l'égaliseur; une mémoire de retards tampon (40) destinée à recevoir et à stocker les données de transmission transmises au terme de la séquence d'égalisation et avant que les coefficients (25a, 25b...25n) de l'égaliseur aient été suffisamment adaptés pour permettre une transmission sensiblement exempte d'erreurs; et un organe de décision servant à décider quelle valeur de données idéale il faut attribuer à un échantillon de données traitées. |
